1、    應用一種新的tlp測試方法解決esd所引起的系統軟失效問題    劉蕊【摘 要】隨著電子產品的發展，esd引發的問題越來越引起重視。tlp作為一種研究時域esd事件下的集成電路技術和電路行為的方法，被廣泛應用到終端產品防護性能設計、模塊或集成電路芯片的防護性能研究中。本文通過介紹tlp的基本原理提出一種新的測試方法解決了如何通過tlp測試方法進行干擾噪聲注入來評估系統的esd軟失效問題，該方法在手機類產品測試中非常有效。【關鍵詞】esd；tlp；測試方法；系統軟失效0 引言隨著消費類終端手持式產品日益增多、結構更加復雜，且半導體工藝縮小及更小的s

2、mt封裝、更低的電壓等級、更低的電容值及更低的電流等級等，所面臨的esd（electro-static discharge， 靜電放電）挑戰日趨嚴重。靜電是一種客觀存在的自然現象，產生的方式多種，如接觸、摩擦、電器間感應等。靜電的特點是長時間積聚、高電壓、低電量、小電流和作用時間短的特點。當兩個物體接觸時，其中一個趨從于另一個吸引電子，因而二者會形成不同的充電電位。人體自身的動作或與其他物體的接觸，分離，摩擦或感應等因素，可以產生幾千伏甚至上萬伏的靜電。esd對于電路引起的干擾、對元器件、cmos電路及接口電路造成的破壞等問題越來越引起人們的重視。電子設備的esd很早就作為電磁兼容性測試的一項

3、重要內容被寫入國家標準和國際標準。傳輸線脈沖tlp（transmission line pulse）測試是通過將產生的高壓脈沖注入到dut（待測器件），并測量dut在時域的電流電壓波形來研究或評估集成電路esd防護性能的一種方法。本文重點介紹tlp的基本原理以及如何通過tlp測試方法進行干擾噪聲注入來評估系統的esd軟失效問題。1 tlp測試技術tlp 測試之前首先對電路中的一段傳輸線充電，然后將被測器件接入，充電后的傳輸線通過被測器件放電。改變電路的輸入電壓和傳輸線路的長度可以模擬不同能量的esd 脈沖，從而得到器件的esd 大電流抑制能力。tlp 測試先從小電壓脈沖開始，隨后連續增加直到獲

4、得足夠多的數據點，以作出完整的i-v 曲線。通常測試脈沖的幅度會加大到使dut 徹底損傷為止，作而獲得其精確的允許最大脈沖電流，如圖1所示。tlp測試技術或方法同時適用于系統級esd（標準iec61000-4-2）以及集成電路級的hbm esd（標準ansi/esda/jedec js-001-2010）。tlp通常被用于評估esd的硬失效，即增加脈沖電壓的幅值直到dut損壞。應用場景如下：評估esd保護器件性能（比較動態阻抗rdyn和鉗位速度）；評估設備和模塊的esd失效等級；當需要不同的脈沖形狀（tlp， hmm， hbm ），脈沖寬度，上升時間或者不同的電流注入等級（40a， 90a，

5、160a ）時，可使用tlp測試；評估安全工作區域；觸摸板的擊穿和熔斷敏感度等。3 tlp測試esd軟失效方法本文采用一種新的tlp測試方法，主要用來評估或定位整改esd軟失效問題。以手機產品的esd為例，對金屬外殼或usb連接器空氣放電+-8kv，手機自動重啟。金屬外殼或usb連接器通常和pcb的地連接在一起，即當esd放電到系統地是便會引起失效。嘗試在中斷或復位信號加電容或esd保護器件瞬態抑制二極管tvs（transient voltage suppressor）均為有改善。最終采用tlp測試系統從pcb板上注入不同類型的干擾脈沖來定位并查找板子上的esd敏感區域或走線。不同于硬件失效評

6、估時dut關機狀態，esd軟失效的評估是在dut開機時進行的。如果將tlp系統直接連接到pcb，其寄生參數往往會影響到dut本身的正常工作，于是我們采用串接器件的方法注入脈沖干擾信號。常用的串接器件為電阻、電容或tvs，往往根據脈沖注入點的信號屬性來決定。其主要區別為：電阻串聯對波形改變不大，主要影響幅值；電容串接情況下只有尖端快速脈沖可以通過，尤其適用于高速脈沖信號所引起的系統失效；而tvs串接情況下，第一個尖脈沖會被tvs吸收，只有寬脈沖信號可以通過。tlp測試系統選用的是德國hppi公司的3010c，系統框圖見圖2。測試方法如下：（1）首先將手機板上電，一切功能正常以后，然后逐個將tlp

7、輸出波形注入到pcb上。（2）將tlp的波形直接注入或者串接電阻分別注入到pcb top & bottom層的各個地，電壓從低到高，定位是否存在敏感的地區域。（或結合信號完整性工具，通過諧振仿真分析潛在的熱點，然后對熱點進行重點分析、脈沖波形注入）（3）將tlp的波形分別串接電容或tvs，對各個電源線脈沖注入，如vdd_core， vdd_ddr， vdd_reg， avdd， vcharge等等，定位尋找敏感的電源線。（4）將tlp的波形分別串接電容或tvs，對重點或敏感信號線進行脈沖注入，如reset， interrupt， clk&data等等，定位尋找敏感的電源線。（5

8、）將以上測試結果分析總結，以本測試手機為例，最終發現jtag_rst和vdd_ddr兩個電源或信號線最為敏感，最終解決辦法為在jtag_rst上加1nf電容，并優化vdd_ddr的電源拓撲結構。3 小結tlp測試方法的優點有很多，如：波形簡單且穩定、易于重復產生；脈沖的寬度以及幅度可任意調節，可適用于不同情況下的esd評估；可同時監測dut的電壓、電流以及漏電流等實用信息；還可用于器件的建模并仿真。本應用中，除了tlp的基本優點以外還成功的將tlp應用到系統上電情況下的esd系統軟失效問題，對解決電子產品中遇到的實際esd問題幫助非常大。 【參考文獻】1joost willemen， davi

9、d johnsson， yiqun cao， matthias stecher， “a tlp-based characterization method for transient gate biasing of mos devices in high-voltage technologies”，electrical overstress/ electrostatic discharge symposium （eos/esd）， 2010 32nd.2d. pogany ，d. johnsson，s. bychikhi，k. esmark， p. rodin，m. stecher， e. g

10、ornik， h. gossner， “measuring holding voltage related to homogeneous current flow in wide esd protection structures using multilevel tlp”，ieee transactions on electron devices （ volume： 58， issue：2， feb.2011）.3david johnsson， harald gossner，“study of system esd codesign of a realistic mobile board”，electrical overstress/electrostatic discharge symposium （eos/esd）， 2011 33rd.4benjamin orr，david johnsson， krzysztof domanski， harald gossner， david pommerenke， “a passive coupling circuit for injecting t