1、計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院第第5章章 存儲系存儲系統統和結構和結構 計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院5.1 存儲系統的組成存儲系統的組成 存儲系統和存儲器是兩個不同的概存儲系統和存儲器是兩個不同的概念，下面首先介紹各種不同用途的存儲念，下面首先介紹各種不同用途的存儲器，然后討論它們是如何構成一個存儲器，然后討論它們是如何構成一個存儲系統的。系統的。5.1.1 存儲器分類存儲器分類1.按存儲器在計算機系統中的作用分類按存儲器在計算機系統中的作用分類(1)高速緩沖存

2、儲器高速緩沖存儲器 高速緩沖存儲器高速緩沖存儲器位于主存和位于主存和CPU之之間間，用來存放正在執行的程序段和數據，用來存放正在執行的程序段和數據，以便以便CPU高速地使用它們。高速地使用它們。 計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院5.1 存儲存儲系統系統的的組成組成(2)主存儲器主存儲器 用來存放計算機用來存放計算機運行期間所需要的程運行期間所需要的程序和數據序和數據，CPU可直接隨機地進行讀寫訪可直接隨機地進行讀寫訪問。問。(3)輔助存儲器輔助存儲器 用來存放當前暫不參與運行的程序和用來存放當前暫不參與運行的程序和數據數據，以及一

3、些需要永久性保存的信息。，以及一些需要永久性保存的信息。CPU不能直接訪問它。不能直接訪問它。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院5.1 存儲存儲系統系統的的組成組成5.1.2 存儲系統層次結構存儲系統層次結構 為了解決存儲容量、存取速度和價格為了解決存儲容量、存取速度和價格之間的矛盾，通常把各種不同存儲容量、之間的矛盾，通常把各種不同存儲容量、不同存取速度的存儲器，按一定的體系結不同存取速度的存儲器，按一定的體系結構組織起來，形成一個統一整體的存儲系構組織起來，形成一個統一整體的存儲系統。統。計算機組成原理計算機組成原理2021-1

4、1-21北京理工大學繼續教育學北京理工大學繼續教育學院院5.1 存儲存儲系統系統的的組成組成 由高速緩沖存儲器、主存儲器、輔助由高速緩沖存儲器、主存儲器、輔助存儲器構成的三級存儲系統可以分為兩個存儲器構成的三級存儲系統可以分為兩個層次。其層次。其中高速緩存和主存間稱為中高速緩存和主存間稱為Cache- -主存存儲層次（主存存儲層次（Cache存儲系統）；主存存儲系統）；主存- -輔存存儲層次（虛擬存儲系統）。輔存存儲層次（虛擬存儲系統）。 計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院5.1 存儲存儲系統系統的的組成組成 Cache存儲系統是為

5、解決主存速度不足存儲系統是為解決主存速度不足而提出來的而提出來的。在。在Cache和主存之間，增加輔和主存之間，增加輔助硬件，讓它們構成一個整體。從助硬件，讓它們構成一個整體。從CPU看，看，速度接近速度接近Cache的速度，容量是主存的容量，的速度，容量是主存的容量，每位價格接近于主存的價格。由于每位價格接近于主存的價格。由于Cache存存儲系統全部用硬件來調度，因此它對系統儲系統全部用硬件來調度，因此它對系統程序員和應用程序員都是透明的。程序員和應用程序員都是透明的。 計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院5.1 存儲存儲系統系統的

6、的組成組成 虛擬存儲系統是為解決主存容量不足虛擬存儲系統是為解決主存容量不足而提出來的而提出來的。在主存和輔存之間，增加輔。在主存和輔存之間，增加輔助的軟硬件，讓它們構成一個整體。從助的軟硬件，讓它們構成一個整體。從CPU看，速度接近主存的速度，容量是虛看，速度接近主存的速度，容量是虛擬的地址空間，每位價格是接近于輔存的擬的地址空間，每位價格是接近于輔存的價格。由于虛擬存儲系統需要通過操作系價格。由于虛擬存儲系統需要通過操作系統來調度，因此對系統程序員是不透明的，統來調度，因此對系統程序員是不透明的，但對應用程序員是透明的。但對應用程序員是透明的。 計算機組成原理計算機組成原理2021-11-

7、21北京理工大學繼續教育學北京理工大學繼續教育學院院5.2 主存儲器主存儲器的的組織組織 主存儲器是整個存儲系統的核心，它主存儲器是整個存儲系統的核心，它用來存放計算機運行期間所需要的程序和用來存放計算機運行期間所需要的程序和數據，數據，CPU可直接隨機地對它進行訪問。可直接隨機地對它進行訪問。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院5.2 主存儲器主存儲器的的組織組織5.2.2 主存儲器的存儲單元主存儲器的存儲單元 位位是二進制數的最基本單位，也是存是二進制數的最基本單位，也是存儲器存儲信息的最小單位。儲器存儲信息的最小單位。 一個二進

8、制數由若干位組成，當這個一個二進制數由若干位組成，當這個二進制數作為一個整體存入或取出時，這個二進制數作為一個整體存入或取出時，這個數稱為數稱為存儲字存儲字。 存放存儲字或存儲字節的主存空間稱存放存儲字或存儲字節的主存空間稱為為存儲單元或主存單元存儲單元或主存單元，大量存儲單元的集，大量存儲單元的集合構成一個合構成一個存儲體存儲體MB，程序和數據都存放，程序和數據都存放在存儲體中，它是存儲器的核心。在存儲體中，它是存儲器的核心。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院5.2 主存儲器主存儲器的的組織組織5.2.3 主存儲器的主要技術指標主

9、存儲器的主要技術指標1.存儲容量存儲容量 存儲容量是指存儲容量是指主存所能容納的二進制主存所能容納的二進制信息總量信息總量。對于字節編址的計算機，以字。對于字節編址的計算機，以字節數來表示容量；對于字編址的計算機，節數來表示容量；對于字編址的計算機，以字數與其字長的乘積來表示容量。以字數與其字長的乘積來表示容量。 計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院5.2 主存儲器主存儲器的的組織組織2.存取速度存取速度 存取時間存取時間Ta 存取時間又稱為訪問時間或讀存取時間又稱為訪問時間或讀/寫時間，寫時間，它是指它是指從啟動一次存儲器操作到完成

10、該操作從啟動一次存儲器操作到完成該操作所經歷的時間所經歷的時間。 存取周期存取周期Tm 存取周期又可稱作讀寫周期、訪存周存取周期又可稱作讀寫周期、訪存周期，它是指期，它是指存儲器進行一次完整的讀寫操作存儲器進行一次完整的讀寫操作所需的全部時間，即連續兩次訪問存儲器操所需的全部時間，即連續兩次訪問存儲器操作之間所需要的最短時間作之間所需要的最短時間。 計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院5.2 主存儲器主存儲器的的組織組織 主主存帶寬存帶寬Bm 與存取周期密切相關的指標是主存的與存取周期密切相關的指標是主存的帶寬，它又稱為數據傳輸率，表

11、示每秒從帶寬，它又稱為數據傳輸率，表示每秒從主存進出信息的最大數量，單位為字主存進出信息的最大數量，單位為字/秒或秒或字節字節/秒或位秒或位/秒秒。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院5.3 半導體隨機存儲器半導體隨機存儲器和只讀存儲器和只讀存儲器 主存儲器通常分為主存儲器通常分為RAM和和ROM兩大兩大部分部分。RAM可讀可寫，可讀可寫，ROM只能讀不能寫。只能讀不能寫。下面重點討論下面重點討論RAM的工作原理與結構，以的工作原理與結構，以及及ROM的基本類型。的基本類型。計算機組成原理計算機組成原理2021-11-21北京理工大學

12、繼續教育學北京理工大學繼續教育學院院5.3 半導體隨機存儲器半導體隨機存儲器和只讀存儲器和只讀存儲器5.3.1 RAM記憶單元電路記憶單元電路 存放一個二進制位的物理器件稱為記存放一個二進制位的物理器件稱為記憶單元，它是存儲器的最基本構件，憶單元，它是存儲器的最基本構件，地址地址碼相同的多個記憶單元構成一個存儲單元碼相同的多個記憶單元構成一個存儲單元。記憶單元記憶單元可以由各種材料制成，但最常見可以由各種材料制成，但最常見的的由由MOS電路組成。電路組成。MOS型存儲器根據記型存儲器根據記憶單元的結構又可分為靜態憶單元的結構又可分為靜態RAM和動態和動態RAM兩種。靜態兩種。靜態RAM，即，即

13、SRAM（Static RAM），其存儲電路以雙穩態觸發器為基），其存儲電路以雙穩態觸發器為基礎；礎；動態動態RAM，即，即DRAM（Dynamic RAM），其存儲電路以電容為基礎），其存儲電路以電容為基礎。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院5.3 半導體隨機存儲器半導體隨機存儲器和只讀存儲器和只讀存儲器5.3.2 動態動態RAM的刷新的刷新1.刷新間隔刷新間隔一般一般選定選定MOS型動態存儲器允許的最大刷型動態存儲器允許的最大刷新間隔為新間隔為2ms。2.刷新方式刷新方式 常見的刷新方式有集中式、分散式和常見的刷新方式有集中式、

14、分散式和異步式三種異步式三種計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院5.3 半導體隨機存儲器半導體隨機存儲器和只讀存儲器和只讀存儲器(1)集中刷新方式集中刷新方式 在允許的最大刷新間隔內，按照存儲在允許的最大刷新間隔內，按照存儲芯片容量的大小集中安排若干個刷新周期，芯片容量的大小集中安排若干個刷新周期，刷新時停止讀寫操作。刷新時停止讀寫操作。 刷新時間刷新時間=存儲體矩陣行數存儲體矩陣行數刷新周期刷新周期 這里刷新周期是指刷新一行所需要的這里刷新周期是指刷新一行所需要的時間，由于刷新過程就是時間，由于刷新過程就是“假讀假讀”的過程，的過程

15、，所以刷新周期就等于存取周期。所以刷新周期就等于存取周期。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院5.3 半導體隨機存儲器半導體隨機存儲器和只讀存儲器和只讀存儲器 集中刷新方式的優點是讀集中刷新方式的優點是讀/寫操作時不寫操作時不受刷新工作的影響，因此系統的存取速度受刷新工作的影響，因此系統的存取速度比較高。缺點是在集中刷新期間必須停止比較高。缺點是在集中刷新期間必須停止讀讀/寫，這一段時間稱為寫，這一段時間稱為“死區死區”，而且存，而且存儲容量越大，死區就越長。儲容量越大，死區就越長。計算機組成原理計算機組成原理2021-11-21北京

16、理工大學繼續教育學北京理工大學繼續教育學院院5.3 半導體隨機存儲器半導體隨機存儲器和只讀存儲器和只讀存儲器(2)分散刷新方式分散刷新方式 分散刷新是指把刷新操作分散到每個分散刷新是指把刷新操作分散到每個存取周期內進行，此時系統的存取周期被存取周期內進行，此時系統的存取周期被分為兩部分，前一部分時間進行讀分為兩部分，前一部分時間進行讀/寫操作寫操作或保持，后一部分時間進行刷新操作。一或保持，后一部分時間進行刷新操作。一個系統存取周期內刷新存儲矩陣中的一行。個系統存取周期內刷新存儲矩陣中的一行。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院5.3

17、 半導體隨機存儲器半導體隨機存儲器和只讀存儲器和只讀存儲器 分散刷新方式沒有死區，但是，它也分散刷新方式沒有死區，但是，它也有很明顯的缺點，第一是加長了系統的存有很明顯的缺點，第一是加長了系統的存取周期，如存儲芯片的存取周期為取周期，如存儲芯片的存取周期為0.5 s，則系統的存取周期應為則系統的存取周期應為1 s，降低了整機的降低了整機的速度；第二是刷新過于頻繁（本例中每速度；第二是刷新過于頻繁（本例中每32 s就重復刷新一遍），尤其是當存儲容量就重復刷新一遍），尤其是當存儲容量比較小的情況下，沒有充分利用所允許的比較小的情況下，沒有充分利用所允許的最大刷新間隔（最大刷新間隔（2ms）。）。計

18、算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院5.3 半導體隨機存儲器半導體隨機存儲器和只讀存儲器和只讀存儲器 (3)異步刷新方式異步刷新方式 異步刷新方式可以看成前述兩種方式異步刷新方式可以看成前述兩種方式的結合，它充分利用了最大刷新間隔時間，的結合，它充分利用了最大刷新間隔時間，把刷新操作平均分配到整個最大刷新間隔把刷新操作平均分配到整個最大刷新間隔時間內進行，故有：時間內進行，故有： 相鄰兩行的刷新間隔相鄰兩行的刷新間隔=最大刷新間隔時最大刷新間隔時間間/行數行數計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工

19、大學繼續教育學院院5.3 半導體隨機存儲器半導體隨機存儲器和只讀存儲器和只讀存儲器 異步刷新方式雖然也有死區，但比集異步刷新方式雖然也有死區，但比集中刷新方式的死區小得多，僅為中刷新方式的死區小得多，僅為0.5 s。這。這樣可以避免使樣可以避免使CPU連續等待過長的時間，連續等待過長的時間，而且減少了刷新次數，是比較實用的一種而且減少了刷新次數，是比較實用的一種刷新方式。刷新方式。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院5.7 高速緩沖存儲器高速緩沖存儲器5.7.1 高速緩存工作原理高速緩存工作原理1.程序的局部性原理程序的局部性原理 程

20、序的局部性包括：時間局部性和空程序的局部性包括：時間局部性和空間局部性。間局部性。時間局部性是指如果一個存儲時間局部性是指如果一個存儲單元被訪問，則可能該單元會很快被再次單元被訪問，則可能該單元會很快被再次訪問。這是因為程序存在著循環。空間局訪問。這是因為程序存在著循環。空間局部性是指如果一個存儲單元被訪問，則該部性是指如果一個存儲單元被訪問，則該單元鄰近的單元也可能很快被訪問。這是單元鄰近的單元也可能很快被訪問。這是因為程序中大部分指令是順序存儲、順序因為程序中大部分指令是順序存儲、順序執行的，數據一般也是以向量、數組、樹、執行的，數據一般也是以向量、數組、樹、表等形式簇聚地存儲在一起的。表

21、等形式簇聚地存儲在一起的。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院 高速緩沖技術就是利用程序的局部性高速緩沖技術就是利用程序的局部性原理，把程序中正在使用的部分存放在一原理，把程序中正在使用的部分存放在一個高速的容量較小的個高速的容量較小的Cache中，使中，使CPU的的訪存操作大多數針對訪存操作大多數針對Cache進行，從而使進行，從而使程序的執行速度大大提高。程序的執行速度大大提高。2.Cache的基本結構的基本結構 Cache和主存都被分成若干個大小相和主存都被分成若干個大小相等的塊，每塊由若干字節組成。由于等的塊，每塊由若干字節組

22、成。由于Cache的容量遠小于主存的容量，它保存的容量遠小于主存的容量，它保存的信息只是主存中最活躍的若干塊的的信息只是主存中最活躍的若干塊的副本副本。5.7 高速緩沖存儲器高速緩沖存儲器計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院5.7.2 Cache的讀寫操作的讀寫操作1. Cache的讀操作的讀操作當當CPU發出讀請求時，如果發出讀請求時，如果Cache命中，就命中，就直接對直接對Cache進行讀操作，與主存無關；如果進行讀操作，與主存無關；如果Cache不命中，則仍需訪問主存，并把該塊信息不命中，則仍需訪問主存，并把該塊信息一次從主存

23、調入一次從主存調入Cache內。若此時內。若此時Cache已滿，已滿，則須根據某種替換算法，用這個塊替換掉則須根據某種替換算法，用這個塊替換掉Cache中原來的某塊信息。中原來的某塊信息。2. Cache的寫操作的寫操作當當CPU發出寫請求時，如果發出寫請求時，如果Cache命中，有命中，有可能會遇到可能會遇到Cache與主存中的內容不一致的問題，與主存中的內容不一致的問題，需要進行一定的寫處理，處理的方法有：寫直達需要進行一定的寫處理，處理的方法有：寫直達法和寫回法。法和寫回法。5.7 高速緩沖存儲器高速緩沖存儲器計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工

24、大學繼續教育學院院5.7.3地址映像地址映像在在Cache中，地址映像是指把主存地址中，地址映像是指把主存地址空間映像到空間映像到Cache地址空間，也就是把存地址空間，也就是把存放在主存中的程序按照某種規則裝入放在主存中的程序按照某種規則裝入Cache中。地址映像的方法有中。地址映像的方法有3種：全相聯種：全相聯映像、直接映像和組相聯映像。映像、直接映像和組相聯映像。5.7 高速緩沖存儲器高速緩沖存儲器計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院5.8 虛擬存儲器虛擬存儲器5.8.1 虛擬存儲器的基本概念虛擬存儲器的基本概念 虛擬存儲器由主

25、存儲器和聯機工作的虛擬存儲器由主存儲器和聯機工作的輔助存儲器（通常為磁盤存儲器）共同組輔助存儲器（通常為磁盤存儲器）共同組成，這兩個存儲器在硬件和系統軟件的共成，這兩個存儲器在硬件和系統軟件的共同管理下工作，對于應用程序員，可以把同管理下工作，對于應用程序員，可以把它們看作是一個單一的存儲器。它們看作是一個單一的存儲器。 虛擬存儲器將主存或輔存的地址空間虛擬存儲器將主存或輔存的地址空間統一編址，形成一個龐大的存儲空間。在統一編址，形成一個龐大的存儲空間。在這個大空間里，用戶可以自由編程，完全這個大空間里，用戶可以自由編程，完全不必考慮程序在主存是否裝得下以及這些不必考慮程序在主存是否裝得下以及

26、這些程序將來在主存中的實際存放位置。程序將來在主存中的實際存放位置。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院 用戶編程的地址稱為虛地址或邏輯地用戶編程的地址稱為虛地址或邏輯地址，實際的主存單元地址稱為實地址或物址，實際的主存單元地址稱為實地址或物理地址，理地址，虛地址空間要比實地址空間大得虛地址空間要比實地址空間大得多多。 在實際的物理存儲層次上，所編程序在實際的物理存儲層次上，所編程序和數據在操作系統管理下，先送入磁盤，和數據在操作系統管理下，先送入磁盤，然后操作系統將當前運行所需要的部分調然后操作系統將當前運行所需要的部分調入主存，供

27、入主存，供CPU使用，其余暫不運行部分使用，其余暫不運行部分留在磁盤中。留在磁盤中。5.8 虛擬存儲器虛擬存儲器計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院 虛擬存儲器和虛擬存儲器和Cache主存有不少相主存有不少相同之處。不過同之處。不過Cache主存的控制完全由硬主存的控制完全由硬件實現，所以對各類程序員是透明的件實現，所以對各類程序員是透明的；而；而虛擬存儲器的控制是軟硬相結合的，對于虛擬存儲器的控制是軟硬相結合的，對于設計存儲管理軟件的系統程序員來說是不設計存儲管理軟件的系統程序員來說是不透明的，對于應用程序員來說是透明的透明的，對于

28、應用程序員來說是透明的。5.8 虛擬存儲器虛擬存儲器計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院第第6章章 中央處理器中央處理器 計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.1 中央處理器的功能和組成中央處理器的功能和組成6.1.1 CPU的功能的功能 計算機的工作過程就是程序的運行過程，計算機的工作過程就是程序的運行過程，也就是在控制器的控制下逐條執行程序中各也就是在控制器的控制下逐條執行程序中各指令的過程。在程序運行過程中，計算機的指令的過程。在程序運行過程中，計算機的各部件在控制器

29、的控制下有條不紊地工作，各部件在控制器的控制下有條不紊地工作，在各部件之間流動的指令和數據形成了在各部件之間流動的指令和數據形成了指令指令流流和和數據流數據流。 需要注意的是，這里的指令流和數據流需要注意的是，這里的指令流和數據流都是程序運行的動態概念，它不同于程序中都是程序運行的動態概念，它不同于程序中靜態的指令序列，也不同于存儲器中數據的靜態的指令序列，也不同于存儲器中數據的靜態分配序列。靜態分配序列。指令流指的是處理器執行的指令流指的是處理器執行的指令序列指令序列，數據流指的是根據指令操作要求數據流指的是根據指令操作要求依次存取數據的序列。依次存取數據的序列。計算機組成原理計算機組成原理

30、2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.1 中央處理器的功能和組成中央處理器的功能和組成 從程序運行的角度來看，從程序運行的角度來看，控制器的基控制器的基本功能是對指令流和數據流在時間與空間本功能是對指令流和數據流在時間與空間上實施正確的控制上實施正確的控制。 對指令流的控制：對指令流的控制：指令流出的控制指令流出的控制指令分析與執行的控制指令分析與執行的控制 指令流向的控制指令流向的控制計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.1 中央處理器的功能和組成中央處理器的功能和組成 對數據流的控制主要應包括對

31、數據的對數據流的控制主要應包括對數據的流入與流出的控制；對數據變換、加工等流入與流出的控制；對數據變換、加工等操作的控制。操作的控制。 對于馮對于馮諾依曼結構的計算機而言，諾依曼結構的計算機而言，數據流是根據指令流的操作而形成的，也數據流是根據指令流的操作而形成的，也就是說就是說數據流是由指令流來驅動的數據流是由指令流來驅動的。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.1 中央處理器的功能和組成中央處理器的功能和組成6.1.2 CPU中的主要寄存器中的主要寄存器 CPU中的主要寄存器是用來暫時保存中的主要寄存器是用來暫時保存在運算和控制

32、過程中的中間結果、最終結在運算和控制過程中的中間結果、最終結果以及控制、狀態信息的，它又可分為通果以及控制、狀態信息的，它又可分為通用寄存器和專用寄存器兩種。用寄存器和專用寄存器兩種。1.通用寄存器通用寄存器 通用寄存器可用來存放原始數據和運通用寄存器可用來存放原始數據和運算結果，有的還可以作為變址寄存器、計算結果，有的還可以作為變址寄存器、計數器、地址指針等。通用寄存器一般可以數器、地址指針等。通用寄存器一般可以由由CPU直接訪問。直接訪問。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.1 中央處理器的功能和組成中央處理器的功能和組成2.

33、專用寄存器專用寄存器 專用寄存器是專門用來完成某一種特專用寄存器是專門用來完成某一種特殊功能的寄存器。殊功能的寄存器。CPU中至少要有五個專中至少要有五個專用的寄存器。它們是：程序計數器（用的寄存器。它們是：程序計數器（PC）、）、指令寄存器（指令寄存器（IR）、存儲器地址寄存器）、存儲器地址寄存器（MAR）、存儲器數據寄存器（）、存儲器數據寄存器（MDR）、）、狀態標志寄存器（狀態標志寄存器（PSWR）。）。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.1 中央處理器的功能和組成中央處理器的功能和組成 程序計數器程序計數器 程序計數器用來

34、存放正在執行的指令程序計數器用來存放正在執行的指令地址或接著要執行的下條指令地址地址或接著要執行的下條指令地址。 對于順序執行的情況，對于順序執行的情況，PC的內容應不的內容應不斷地增量（加斷地增量（加“1”），以控制指令的順序），以控制指令的順序執行。執行。 在遇到需要改變程序執行順序的情況在遇到需要改變程序執行順序的情況時，將轉移的目標地址送往時，將轉移的目標地址送往PC，即可實現，即可實現程序的轉移。在有些情況下除需要改變程序的轉移。在有些情況下除需要改變PC的內容外，還需要保留的內容外，還需要保留PC過去的內容，以過去的內容，以便返回時使用。便返回時使用。計算機組成原理計算機組成原理2

35、021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.1 中央處理器的功能和組成中央處理器的功能和組成 指令寄存器指令寄存器 指令寄存器用來存放從存儲器中取出指令寄存器用來存放從存儲器中取出的指令的指令。當指令從主存取出暫存于指令寄。當指令從主存取出暫存于指令寄存器之后，在執行指令的過程中，指令寄存器之后，在執行指令的過程中，指令寄存器的內容不允許發生變化，以保證實現存器的內容不允許發生變化，以保證實現指令的全部功能。指令的全部功能。 存儲器數據寄存器存儲器數據寄存器 存儲器數據寄存器用來暫時存放由主存儲器數據寄存器用來暫時存放由主存儲器讀出的一條指令或一個數據字；反存儲器讀出

36、的一條指令或一個數據字；反之，當向主存存入一條指令或一個數據字之，當向主存存入一條指令或一個數據字時，也暫時將它們存放在存儲器數據寄存時，也暫時將它們存放在存儲器數據寄存器中器中。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.1 中央處理器的功能和組成中央處理器的功能和組成 存儲器地址寄存器存儲器地址寄存器 存儲器地址寄存器用來保存當前存儲器地址寄存器用來保存當前CPU所訪問的主存單元的地址所訪問的主存單元的地址。由于主存和。由于主存和CPU之間存在著操作速度上的差別，所以之間存在著操作速度上的差別，所以必須使用地址寄存器來保持地址信息，直

37、必須使用地址寄存器來保持地址信息，直到主存的讀到主存的讀/寫操作完成為止。寫操作完成為止。 當當CPU和主存進行信息交換，無論是和主存進行信息交換，無論是CPU向主存存向主存存/取數據時，還是取數據時，還是CPU從主存從主存中讀出指令時，都要使用存儲器地址寄存中讀出指令時，都要使用存儲器地址寄存器和數據寄存器。器和數據寄存器。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.1 中央處理器的功能和組成中央處理器的功能和組成 狀態標志寄存器狀態標志寄存器 狀態標志寄存器用來存放程序狀態字的。狀態標志寄存器用來存放程序狀態字的。程序狀態字的各位表征

38、程序和機器運行的狀程序狀態字的各位表征程序和機器運行的狀態態，是參與控制程序執行的重要依據之一。，是參與控制程序執行的重要依據之一。它主要包括兩部分內容：一它主要包括兩部分內容：一是狀態標志，如：是狀態標志，如：進位標志（進位標志（C）、結果為零標志（）、結果為零標志（Z）等，）等，大多數指令的執行將會影響到這些標志位；大多數指令的執行將會影響到這些標志位；二是控制標志，如：中斷標志、陷阱標志等。二是控制標志，如：中斷標志、陷阱標志等。 8086的狀態標志寄存器共的狀態標志寄存器共16位，包括九位，包括九個標志位，其中六個為狀態標志，三個為控個標志位，其中六個為狀態標志，三個為控制標志。制標志

39、。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.1 中央處理器的功能和組成中央處理器的功能和組成控制器的主要功能有：控制器的主要功能有：從主存中取出一條指令，并指出下一條指從主存中取出一條指令，并指出下一條指令在主存中的位置。令在主存中的位置。對指令進行譯碼或測試，產生相應的操作對指令進行譯碼或測試，產生相應的操作控制信號，以便啟動規定的動作。控制信號，以便啟動規定的動作。指揮并控制指揮并控制CPU、主存和輸入、主存和輸入/輸出設備之輸出設備之間的數據流動方向。間的數據流動方向。運算器的主要功能有：運算器的主要功能有：執行所有的算術運算；執

40、行所有的算術運算；執行所有的邏輯運算，并進行邏輯測試。執行所有的邏輯運算，并進行邏輯測試。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.1 中央處理器的功能和組成中央處理器的功能和組成6.1.4 CPU的主要技術參數的主要技術參數1.字長字長 CPU的字長是指在單位時間內同時處理的二進的字長是指在單位時間內同時處理的二進制數據的位數。制數據的位數。CPU按照其處理信息的字長可以按照其處理信息的字長可以分為：分為：8位位CPU、16位位CPU、32位位CPU以及以及64位位CPU等。等。2.內部工作頻率內部工作頻率 內部工作頻率又稱為內頻或主

41、頻，它是衡量內部工作頻率又稱為內頻或主頻，它是衡量CPU速度的重要參數。速度的重要參數。CPU的主頻表示在的主頻表示在CPU內內數字脈沖信號震蕩的速度，與數字脈沖信號震蕩的速度，與CPU實際的運算能實際的運算能力并沒有直接關系。因此主頻僅是力并沒有直接關系。因此主頻僅是CPU性能表現性能表現的一個方面，而不代表的一個方面，而不代表CPU的整體性能。的整體性能。 計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.1 中央處理器的功能和組成中央處理器的功能和組成 內部時鐘頻率的倒數是時鐘周期，這是內部時鐘頻率的倒數是時鐘周期，這是CPU中最小的時間

42、元素。每個動作至少需要中最小的時間元素。每個動作至少需要一個時鐘周期。一個時鐘周期。3.外部工作頻率外部工作頻率 CPU除了主頻之外，還有另一種工作頻除了主頻之外，還有另一種工作頻率，稱為外部工作頻率，它是由主板為率，稱為外部工作頻率，它是由主板為CPU提供的基準時鐘頻率。提供的基準時鐘頻率。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.1 中央處理器的功能和組成中央處理器的功能和組成4. 前端總線頻率前端總線頻率 前端總線（前端總線（Front Side Bus），通常用），通常用FSB表示，它是表示，它是CPU和外界交換數據的最主要通和

43、外界交換數據的最主要通道，主要連接主存、顯卡等數據吞吐率高的部件，道，主要連接主存、顯卡等數據吞吐率高的部件，因此前端總線的數據傳輸能力對計算機整體性能因此前端總線的數據傳輸能力對計算機整體性能作用很大。作用很大。 計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.1 中央處理器的功能和組成中央處理器的功能和組成5.片內片內Cache的容量的容量 片內片內Cache又稱又稱CPU Cache，它的容量，它的容量和工作速率對提高計算機的速度起著關鍵的和工作速率對提高計算機的速度起著關鍵的作用。作用。CPU Cache可以分為可以分為L1 Cach

44、e、L2 Cache，部分高端，部分高端CPU還具有還具有L3 Cache。L1 Cache的的容量基本在容量基本在4KB到到64KB之間，之間，L2 Cache的容量則從的容量則從128KB2MB不等。不等。L2 Cache是影響是影響CPU性能的關鍵因素之一，性能的關鍵因素之一，在在CPU核心不變化的情況下，增加核心不變化的情況下，增加L2 Cache的容量能使性能大幅度提高，而同一的容量能使性能大幅度提高，而同一核心核心CPU的高低端之分往往也是在的高低端之分往往也是在L2 Cache上有差異。上有差異。 計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學

45、繼續教育學院院6.1 中央處理器的功能和組成中央處理器的功能和組成6.工作電壓工作電壓 工作電壓指的是工作電壓指的是CPU正常工作所需的電正常工作所需的電壓。壓。7.地址總線寬度地址總線寬度 地址總線寬度決定了地址總線寬度決定了CPU可以訪問的最可以訪問的最大的物理地址空間，簡單地說就是大的物理地址空間，簡單地說就是CPU到底到底能夠使用多大容量的主存。例如，能夠使用多大容量的主存。例如，Pentium有有32位地址線，可尋址的最大容量為位地址線，可尋址的最大容量為2324096MB（4GB），），Itantium有有44位地址線，位地址線，可尋址的最大容量為可尋址的最大容量為24416TB。

46、 計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.1 中央處理器的功能和組成中央處理器的功能和組成8.數據總線寬度數據總線寬度 數據總線寬度則決定了數據總線寬度則決定了CPU與外部與外部Cache、主存以及輸入輸出設備之間進行一次數據傳主存以及輸入輸出設備之間進行一次數據傳輸的信息量。如果數據總線為輸的信息量。如果數據總線為32位，每次最位，每次最多可以讀寫主存中的多可以讀寫主存中的32位；如果數據總線為位；如果數據總線為64位，每次最多可以讀寫主存中的位，每次最多可以讀寫主存中的64位。位。 數據總線和地址總線是互相獨立的，數數據總線和地址

47、總線是互相獨立的，數據總線寬度指明了芯片的信息傳遞能力，而據總線寬度指明了芯片的信息傳遞能力，而地址總線寬度說明了芯片可以訪問多少個主地址總線寬度說明了芯片可以訪問多少個主存單元。存單元。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.1 中央處理器的功能和組成中央處理器的功能和組成9.制造工藝制造工藝 線寬是指芯片內線寬是指芯片內電路與電路之間的距電路與電路之間的距離離，可以用線寬來描述制造工藝。線寬越，可以用線寬來描述制造工藝。線寬越小，意味著芯片上包括的晶體管數目越多小，意味著芯片上包括的晶體管數目越多。計算機組成原理計算機組成原理20

48、21-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.2 控制器的組成和實現方法控制器的組成和實現方法1.指令部件指令部件 指令部件的主要任務是完成取指令并指令部件的主要任務是完成取指令并分析指令。指令部件包括：分析指令。指令部件包括： 程序計數器（程序計數器（PC） 指令寄存器（指令寄存器（IR） 指令譯碼器（指令譯碼器（ID）：指令譯碼器又稱操）：指令譯碼器又稱操作碼譯碼器或指令功能分析解釋器。暫存作碼譯碼器或指令功能分析解釋器。暫存在指令寄存器中的指令只有在其操作碼部在指令寄存器中的指令只有在其操作碼部分經過譯碼之后才能識別出這是一條什么分經過譯碼之后才能識別出這是一條什么

49、樣的指令，并產生相應的控制信號提供給樣的指令，并產生相應的控制信號提供給微操作信號發生器。微操作信號發生器。 計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.2 控制器的組成和實現方法控制器的組成和實現方法地址形成部件地址形成部件 根據指令的不同尋址方式，用來形成根據指令的不同尋址方式，用來形成操作數的有效地址，在微、小型機中，一操作數的有效地址，在微、小型機中，一般不設專門的地址形成部件，而是利用運般不設專門的地址形成部件，而是利用運算器來進行有效地址的計算。算器來進行有效地址的計算。計算機組成原理計算機組成原理2021-11-21北京理工

50、大學繼續教育學北京理工大學繼續教育學院院6.2 控制器的組成和實現方法控制器的組成和實現方法2.時序部件時序部件 時序部件能產生一定的時序信號，以時序部件能產生一定的時序信號，以保證機器的各功能部件有節奏地進行信息保證機器的各功能部件有節奏地進行信息傳送、加工及信息存儲。時序部件包括：傳送、加工及信息存儲。時序部件包括：脈沖源脈沖源 脈沖源用來產生具有一定頻率和寬度脈沖源用來產生具有一定頻率和寬度的時鐘脈沖信號，為整個機器提供基準信的時鐘脈沖信號，為整個機器提供基準信號。號。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.2 控制器的組成和實

51、現方法控制器的組成和實現方法啟停控制邏輯啟停控制邏輯 啟停控制邏輯的作用是根據計算機的啟停控制邏輯的作用是根據計算機的需要，可靠地開放或封鎖脈沖，控制時序需要，可靠地開放或封鎖脈沖，控制時序信號的發生或停止，實現對整個機器的正信號的發生或停止，實現對整個機器的正確啟動或停止。啟停控制邏輯保證啟動時確啟動或停止。啟停控制邏輯保證啟動時輸出的第一個脈沖和停止時輸出的最后一輸出的第一個脈沖和停止時輸出的最后一個脈沖都是完整的脈沖。個脈沖都是完整的脈沖。節拍信號發生器節拍信號發生器 節拍信號發生器又稱脈沖分配器。脈節拍信號發生器又稱脈沖分配器。脈沖源產生的脈沖信號，經過節拍信號發生沖源產生的脈沖信號，

52、經過節拍信號發生器后產生出各個機器周期中的節拍信號，器后產生出各個機器周期中的節拍信號，用以控制計算機完成每一步微操作。用以控制計算機完成每一步微操作。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.2 控制器的組成和實現方法控制器的組成和實現方法3.微操作信號發生器微操作信號發生器 一條指令的取出和執行可以分解成很一條指令的取出和執行可以分解成很多最基本的操作，這種最基本的不可再分多最基本的操作，這種最基本的不可再分割的操作稱為微操作。微操作信號發生器割的操作稱為微操作。微操作信號發生器也稱為控制單元（也稱為控制單元（CU）。不同的機器指令

53、）。不同的機器指令具有不同的微操作序列。具有不同的微操作序列。4.中斷控制邏輯中斷控制邏輯 中斷控制邏輯是用來控制中斷處理的中斷控制邏輯是用來控制中斷處理的硬件邏輯。硬件邏輯。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.3 時序系統與控制方式時序系統與控制方式 時序系統是控制器的心臟，其功能是時序系統是控制器的心臟，其功能是為指令的執行提供各種定時信號。為指令的執行提供各種定時信號。6.3.1 時序系統時序系統1.指令周期和機器周期指令周期和機器周期 指令周期是指取指令、分析指令到執指令周期是指取指令、分析指令到執行完該指令所需的全部時間

54、行完該指令所需的全部時間。由于各種指。由于各種指令的操作功能不同，有的簡單，有的復雜，令的操作功能不同，有的簡單，有的復雜，因此各種指令的指令周期不盡相同。因此各種指令的指令周期不盡相同。 機器周期通常又稱機器周期通常又稱CPU周期，通常把周期，通常把一條指令劃分為若干個機器周期，每個機一條指令劃分為若干個機器周期，每個機器周期完成一個基本操作。器周期完成一個基本操作。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.3 時序系統與控制方式時序系統與控制方式 指令周期指令周期i機器周期機器周期 通常，每個機器周期都有一個與之對通常，每個機器周期

55、都有一個與之對應的周期狀態觸發器。機器運行在不同的應的周期狀態觸發器。機器運行在不同的機器周期，其對應的周期狀態觸發器被置機器周期，其對應的周期狀態觸發器被置“1”，顯然，在機器運行的任何時刻只能，顯然，在機器運行的任何時刻只能建立一個周期狀態，因此，建立一個周期狀態，因此，有一個且僅有有一個且僅有一個觸發器被置一個觸發器被置“1” 。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.3 時序系統與控制方式時序系統與控制方式2.節拍節拍 在一個機器周期內，要完成若干個微在一個機器周期內，要完成若干個微操作。這些微操作有的可以同時執行，有操作。這

56、些微操作有的可以同時執行，有的需要按先后次序串行執行。因而需要把的需要按先后次序串行執行。因而需要把一個機器周期分為若干個相等的時間段，一個機器周期分為若干個相等的時間段，每一個時間段對應一個電位信號，稱為節每一個時間段對應一個電位信號，稱為節拍電位信號。拍電位信號。 節拍的寬度取決于節拍的寬度取決于CPU完成一次基本完成一次基本操作的時間。操作的時間。計算機組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.3 時序系統與控制方式時序系統與控制方式3.工作脈沖工作脈沖 在節拍中執行的有些操作需要同步定在節拍中執行的有些操作需要同步定時脈沖，為此，在一

57、個節拍內常常設置一時脈沖，為此，在一個節拍內常常設置一個或幾個工作脈沖，作為各種同步脈沖的個或幾個工作脈沖，作為各種同步脈沖的來源。工作脈沖的寬度只占節拍電位寬度來源。工作脈沖的寬度只占節拍電位寬度的的1/n，并處于節拍的末尾，只要能保證所，并處于節拍的末尾，只要能保證所有觸發器都可靠、穩定地翻轉就可以了。有觸發器都可靠、穩定地翻轉就可以了。 在只設置機器周期和時鐘周期的微型在只設置機器周期和時鐘周期的微型機中，一般不再設置工作脈沖，因為時鐘機中，一般不再設置工作脈沖，因為時鐘周期既可以作為電位信號，其前后沿又可周期既可以作為電位信號，其前后沿又可以作為脈沖觸發信號。以作為脈沖觸發信號。計算機

58、組成原理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.3 時序系統與控制方式時序系統與控制方式4.多級時序系統多級時序系統 小型機中常采用機器周期、節拍、工小型機中常采用機器周期、節拍、工作脈沖三級時序系統。每個機器周期作脈沖三級時序系統。每個機器周期M中中包括若干節拍，每個節拍內有一個脈沖。包括若干節拍，每個節拍內有一個脈沖。在機器周期間、節拍電位間、工作脈沖間在機器周期間、節拍電位間、工作脈沖間既不允許有重疊交叉，也不允許有空隙，既不允許有重疊交叉，也不允許有空隙，應該是一個接一個的準確連接。應該是一個接一個的準確連接。計算機組成原理計算機組成原理2

59、021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.3 時序系統與控制方式時序系統與控制方式6.3.2 控制方式控制方式1.同步控制方式同步控制方式 同步控制方式即固定時序控制方式，同步控制方式即固定時序控制方式，各項操作都由統一的時序信號控制，在每各項操作都由統一的時序信號控制，在每個機器周期中產生統一數目的節拍電位和個機器周期中產生統一數目的節拍電位和工作脈沖。由于不同的指令，操作時間長工作脈沖。由于不同的指令，操作時間長短不一致，同步控制方式應以最復雜指令短不一致，同步控制方式應以最復雜指令的操作時間作為統一的時間間隔標準。的操作時間作為統一的時間間隔標準。計算機組成原

60、理計算機組成原理2021-11-21北京理工大學繼續教育學北京理工大學繼續教育學院院6.3 時序系統與控制方式時序系統與控制方式 這種控制方式設計簡單，容易實現，這種控制方式設計簡單，容易實現，但是對于許多簡單指令來說會有較多的空但是對于許多簡單指令來說會有較多的空閑時間，造成較大數量的時間浪費，從而閑時間，造成較大數量的時間浪費，從而影響了指令的執行速度。影響了指令的執行速度。 在同步控制方式中，各指令所需的時在同步控制方式中，各指令所需的時序由控制器統一發出，所有微操作都與時序由控制器統一發出，所有微操作都與時鐘同步，所以又稱為鐘同步，所以又稱為集中控制方式或中央集中控制方式或中央控制方式