1、邏輯模擬邏輯模擬1.邏輯模擬的作用 邏輯模擬：對給定的數字電路拓撲關系,以及電路內部數字器件的功能和延遲特性，由計算機軟件分析計算整個數字電路的功能和延遲特性。 pspice軟件包中邏輯模擬模塊具有下述功能： (1)模擬分析數字電路輸出與輸入之間的邏輯關系。 (2)模擬分析數字電路的延遲特性。 (3)對數模混合電路進行數模混合模擬,同時顯示兩類信號波形分析結果。 (4)最壞情況邏輯模擬。 (5)檢查數字電路中是否存在時序異常和冒險競爭現象。基本概念基本概念2.邏輯狀態(states) pspice支持的數字信號可包括6類邏輯狀態。基本概念基本概念3.邏輯強度(strength) pspice內

2、部根據“驅動”能力的大小將數字信號分為不同的強度。最強的是由外加激勵信號提供的激勵信號電平。最弱的是z(高阻)。處于禁止(disabled)狀態的三態門或輸出端為集電極開路結構的器件，其輸出強度即為z。 當不同強度的數字信號作用于同一個節點時，該節點的邏輯狀態由強度最強的那個數字信號決定。如果作用于某一節點的幾個數字信號邏輯狀態不同，但強度相同，則該節點邏輯狀態為x，即不確定。基本概念基本概念4.傳輸延遲(propagation delay) 在數字電路特性數據庫中，對每一個延遲時間參數均有3個數據：(1)最小延遲時間；(2)典型延遲時間；(3)最大延遲時間。 在邏輯模擬過程中，可根據需要，選

3、用不同的延遲時間數值。基本概念基本概念5.激勵信號 (stimulus) pspice a/d進行邏輯模擬時采用的激勵信號有3類: (1)時鐘信號(clock stimulus)：規則的一位周期信號。 (2)一般激勵信號(digital signal stimulus)：這也是一位信號，但其波形變化不像時鐘信號那樣簡單。 (3)總線激勵信號(digital bus stimulus)：又分2位、4位、8位、16位和32位共5種。 邏輯模擬中，能否全面分析電路的各種功能和邏輯狀態，取得預期的模擬效果，激勵信號波形的設置是關鍵，也是相對復雜的一項工作。基本概念基本概念 (1)新建設計項目,繪制電路

4、圖,包括設置適用于邏輯模擬輸入激勵信號波形。(注意:輸入激勵信號波形的設置是否合適將決定邏輯模擬能否取得預期的效果) (2)新建模擬類型分組(simulation profiles),設置分析參數和任選項參數。(注意:設置任選項參數時需對參數含義有確切理解，否則先使用內定值) (3)選擇pspice/run命令，啟動邏輯模擬。 (4)在probe窗口中顯示模擬結果波形。邏輯模擬的步驟邏輯模擬的步驟(1)新建設計項目，繪制電路圖,包括設置輸入激勵信號波形。思考題：半加器模擬實例中，輸入端a、b信號波形設置有什么考慮？例：半加器電路的邏輯模擬例：半加器電路的邏輯模擬 (2)新建模擬類型分組(pro

5、file)設置分析參數和任選項參數。例：半加器電路的邏輯模擬例：半加器電路的邏輯模擬 (3)選擇pspice/run命令，啟動邏輯模擬。 (4)在probe窗口中顯示模擬結果波形，從3方面分析模擬結果： 邏輯關系(比較輸出和輸入信號的波形) 延遲時間(選擇執行trace/cursor命令，可以測量延遲時間值) 異常情況(觀測輸出信號波形是否出現異常)例：半加器電路的邏輯模擬例：半加器電路的邏輯模擬例：半加器電路的邏輯模擬例：半加器電路的邏輯模擬演演 示示數/模混合模擬的基本原理數/模混合模擬的步驟數數/模混合模擬模混合模擬 數字信號是以(1,0)為特征的數字量，模擬信號是連續變化的電信號，這是

6、兩類性質完全不同的電學量，無法采用統一的算法。 不管數/模混合電路多么復雜，其內部節點均可分為模擬型節點、數字型節點和接口型節點3種。 pspice a/d進行數/模混合模擬分析的關鍵是對每一個基本邏輯單元都配備atod和dtoa兩類接口型等效子電路，分別將模擬信號轉化數字信號，以及將數字信號轉化為模擬信號。 通過在接口型節點處自動插入一個或多個接口型等效子電路，將數字和模擬兩類元器件隔開，實現數字和模擬兩類信號之間的轉換。 然后對每個模擬和數字部分分別進行分析。數數/模混合模擬的基本原理模混合模擬的基本原理 除了以下兩點以外，數/模混合模擬與邏輯模擬步驟基本相同。 pspice進行數/模混合

7、模擬時，接口等效子電路是由系統自動插入的,用戶只需考慮是否要修改接口等效子電路的模型級別以及子電路中電源電壓的內定值(如果未詳細理解接口等效子電路模型，先采用內定值)。 在顯示模擬結果波形時,將采用兩個窗口分別顯示數字和模擬兩類信號。數數/模混合模擬的步驟模混合模擬的步驟電路原理圖例：振蕩器電路的模擬例：振蕩器電路的模擬模擬結果波形例：振蕩器電路的模擬例：振蕩器電路的模擬演演 示示(1) 如果模擬電路的分析不能正常進行到底，可從out輸出文件中查找原因。模擬中異常情況的分析和原因查找模擬中異常情況的分析和原因查找(2) 如果模擬電路的分析結果與預計結果差距很大，可檢查電路的直流工作狀態是否正常

8、。模擬中異常情況的分析和原因查找模擬中異常情況的分析和原因查找模擬中異常情況的分析和原因查找模擬中異常情況的分析和原因查找(2) 如果模擬電路的分析結果與預計結果差距很大，可檢查電路的直流工作狀態是否正常。(3) 如果數字電路的模擬結果異常，從出現異常的輸出端開始，逐級向前查找出現問題的位置。模擬中異常情況的分析和原因查找模擬中異常情況的分析和原因查找例：出現異常情況的半加器例：出現異常情況的半加器例：出現異常情況的半加器例：出現異常情況的半加器為了分析sum信號出現異常的原因，增加顯示u3a器件兩個輸入端的信號。例：出現異常情況的半加器例：出現異常情況的半加器增大u1a器件的延遲時間(將其mntymxdly參數設置為3)，減小u1b器件的延遲時間(將其mntymxdly參數設置為1)，有可能解決問題。例：出現異常情況的半加器例：出現異常情況的半加器(1)選擇執行pspice/markers命令，在電路圖中適當的位置放置markers等符號，可以在probe窗口中自動顯示相應波形。 幾點快捷使用方法幾點快捷使用方法(2)選擇執行place/parts命令,在