1、微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計1第第5 5章章 存儲器系統存儲器系統8學時學時微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計2第第5 5章章 存儲器系統存儲器系統5.1 存儲器件的分類存儲器件的分類（掌握）（掌握） 按存儲介質分類按存儲介質分類按讀寫策略分類按讀寫策略分類5.2 半導體存儲芯片的基本結構與性能指標半導體存儲芯片的基本結構與性能指標（掌握）（掌握） 隨機存取存儲器隨機存取存儲器只讀存儲器只讀存儲器存儲器芯片的性能指標存儲器芯片的性能指標5.3 存儲系統的層次結構存儲系統的層次結構（掌握）（掌握） 存儲系統的分層管理存儲系統的分層

2、管理虛擬存儲器與地址映射虛擬存儲器與地址映射現代計算機的多層次存儲體系現代計算機的多層次存儲體系5.4 主存儲器設計技術主存儲器設計技術（掌握）（掌握） 存儲芯片選型存儲芯片選型存儲芯片的組織形式存儲芯片的組織形式地址譯碼技術地址譯碼技術存儲器接口設存儲器接口設計計 微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計5.1 5.1 存儲器分類存儲器分類n1.1.內存儲器和外存儲器來分類內存儲器和外存儲器來分類u內存儲器內存儲器 半導體存儲器半導體存儲器u外存儲器外存儲器 磁存儲器和光存儲器磁存儲器和光存儲器 n2.2.按存儲載體材料分類按存儲載體材料分類u半導體材料半導體材料 半

3、導體存儲器：半導體存儲器：TTLTTL型、型、MOSMOS型型、ECLECL型、型、I I2 2L L型等型等u磁性材料磁性材料 磁帶存儲器、軟磁盤存儲器和硬磁帶存儲器、軟磁盤存儲器和硬磁盤存儲器等磁盤存儲器等u光介質材料光介質材料 CD-ROM CD-ROM、DVDDVD等等3微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計存儲器分類存儲器分類n3.3.按存儲器的讀寫功能分類按存儲器的讀寫功能分類 u讀寫存儲器讀寫存儲器RAM RAM 、只讀存儲器、只讀存儲器ROMROMn4.4.按數據存儲單元的尋址方式分類按數據存儲單元的尋址方式分類u隨機存取存儲器隨機存取存儲器RAM R

4、AM 、順序存取存儲器順序存取存儲器SAM SAM 、直接存直接存取存儲器取存儲器DAM DAM n5.5.按半導體器件原理分類按半導體器件原理分類u晶體管邏輯存儲器晶體管邏輯存儲器TTL TTL 、發射極耦合存儲器發射極耦合存儲器ECL ECL 、單單極性器件存儲器極性器件存儲器MOSMOSn6.6.按存儲原理分類按存儲原理分類 u隨機存取存儲器隨機存取存儲器RAM RAM 、僅讀存儲器、僅讀存儲器ROMROMn7.7.按數據傳送方式分類按數據傳送方式分類 u并行存儲器并行存儲器PMPM、串行存儲器、串行存儲器SMSM4微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計5.1.

5、1 存儲器分類存儲器分類雙極型：雙極型： MOS型型掩膜掩膜ROM 一次性可編程一次性可編程PROM紫外線可擦除紫外線可擦除EPROM 電可擦除電可擦除E2PROM 快閃存儲器快閃存儲器FLASH易失性易失性 存儲器存儲器非易失非易失性存儲性存儲器器靜態靜態SRAM 動態動態DRAM存取速度快，但集成度低，一般用存取速度快，但集成度低，一般用于大型計算機或高速微機的于大型計算機或高速微機的Cache；速度較快，集成度較低，速度較快，集成度較低，一般用于對速度要求高、一般用于對速度要求高、而容量不大的場合（而容量不大的場合（Cache）集成度較高但存取速度集成度較高但存取速度較低，一般用于需較大

6、較低，一般用于需較大容量的場合（主存）。容量的場合（主存）。半導體半導體存儲器存儲器磁介質存儲器磁介質存儲器 磁帶磁帶、軟磁盤、硬磁盤（軟磁盤、硬磁盤（ DA、RAID）光介質存儲器光介質存儲器 只讀型、一次寫入型、多次寫入型只讀型、一次寫入型、多次寫入型 5按存儲器介質按存儲器介質微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計5.1.2 按按不同的讀寫策略不同的讀寫策略分類分類n數據訪問方式數據訪問方式u并行存儲器并行存儲器 (Parallel Memory)u串行存儲器串行存儲器 (Serial Memory)n數據存取順序數據存取順序 u隨機存取隨機存?。ㄖ苯哟嫒。ㄖ?/p>

7、接存取）可按地址隨機訪問；可按地址隨機訪問；訪問時間與地址無關；訪問時間與地址無關；u順序存取順序存取 (先進先出先進先出)FIFO、隊列、隊列(queue) u堆棧存儲堆棧存儲先進后出先進后出(FILO)/后進先出后進先出(LIFO)；向下生成和向上生成；向下生成和向上生成； 實棧頂實棧頂SS、堆棧指針、堆棧指針SP；6微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計堆棧的生成方式堆棧的生成方式7微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計堆棧建立與操作示例堆棧建立與操作示例堆棧堆棧段起段起始地始地址址棧底棧底及及初始初始棧頂棧頂（a）向下生成堆棧）向下生

8、成堆棧的建立及初始化的建立及初始化（b） 入棧操作入棧操作（實棧頂）（實棧頂）（c） 出棧操作出棧操作（實棧頂）（實棧頂） 地址地址 存儲單元存儲單元10200H10202H10204H10206H10208H1020AH1020CH10230H 00 11 SS 10 20 SP初值初值 00 30棧頂棧頂PUSH AX 12 34PUSH BX 1A B110200H10202H10204H10206H10208H1022CH1022EH10230H 00 11 SS 10 20 SP 00 30棧棧底底堆棧堆棧段起段起始地始地址址12 341A B1 00 2E 00 2CPOP AXP

9、OP BX10200H10202H10204H10206H10208H1022CH 1A B11022EH 12 3410230H 00 11 SS 10 20 SP 00 2C( (棧底棧底) )堆棧堆棧段起段起始地始地址址00 2E 00 30 1A B1 12 348/428微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計5.2 5.2 半導體存儲器結構半導體存儲器結構n地址譯碼器：接收來自地址譯碼器：接收來自CPUCPU的的n n位地址，經譯碼后產生位地址，經譯碼后產生2 2n n個地址選擇信個地址選擇信號，實現對片內存儲單元的選址號，實現對片內存儲單元的選址n控制邏輯

10、電路：接收片選信號控制邏輯電路：接收片選信號CSCS及來自及來自CPUCPU的讀的讀/ /寫控制信號，形成芯寫控制信號，形成芯片內部控制信號，控制數據的讀出和寫入。片內部控制信號，控制數據的讀出和寫入。n數據緩沖器：寄存來自數據緩沖器：寄存來自CPUCPU的寫入數據或從存儲體內讀出的數據。的寫入數據或從存儲體內讀出的數據。n存儲體：存儲體是存儲芯片的主體，由基本存儲元按照一定的排列規存儲體：存儲體是存儲芯片的主體，由基本存儲元按照一定的排列規律構成律構成9地地址址譯譯碼碼器器存儲存儲矩陣矩陣數數據據緩緩沖沖器器012n-101m控制控制邏輯邏輯CSR/Wn位位地址地址m位位數據數據微處理器系統

11、結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計讀讀 寫寫 控控 制制 邏邏 輯輯R/WCE數數據據緩緩沖沖 器器（三（三 態態 雙雙 向）向）d0d1dN-1D0D1DN-15.2.1 RAM芯片的組成與結構（一）芯片的組成與結構（一）n該該RAM芯片外部共有地址線芯片外部共有地址線 L 根，數據線根，數據線 N 根；根；n該類芯片內部采用該類芯片內部采用單譯碼（字譯碼）單譯碼（字譯碼）方式，基本存儲單元排列成方式，基本存儲單元排列成M*N的長方矩陣，且有的長方矩陣，且有M=2L的關系成立；的關系成立；字線字線0字線字線M-10,00,N-1M-1,0M-1,N-1地地址址譯譯碼碼器器a

12、0a1aM-1A0A1AL-1地地址址寄寄存存器器D0DN-1位位線線0位位線線N-1存儲芯片容量標為存儲芯片容量標為“M*N”（bit）D0DN-1地址線地址線數據線數據線控制線控制線10微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計RAM芯片的組成與結構（二）芯片的組成與結構（二）n該該RAM芯片外部共有地址線芯片外部共有地址線 2n 根，數據線根，數據線 1 根；根；n該類芯片內部一般采用該類芯片內部一般采用雙譯碼（復合譯碼、重合選擇）雙譯碼（復合譯碼、重合選擇）方式，基本存儲方式，基本存儲單元排列成單元排列成N*N 的正方矩陣，且有的正方矩陣，且有M =22n =N2

13、 的關系成立；的關系成立；0,00,N-1N-1,0N-1,N-1D0D0DN-1DN-1Y0YN-1Y 地地 址址 譯譯 碼碼 器器Y 地地 址址 寄寄 存存 器器AnAn+1A2n-1X地地址址譯譯碼碼器器X0X1XN-1A0A1An-1X地地址址寄寄存存器器DD數數據據緩緩沖沖 器器（三（三 態態 雙雙 向）向）D0讀寫控制讀寫控制存儲芯片容量標為存儲芯片容量標為“M*1”（bit）數據線數據線控制線控制線地址線地址線11微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計靜態靜態RAM的六管基本存儲單元的六管基本存儲單元集成度低，但速度快，價格集成度低，但速度快，價格高，常

14、用做高，常用做Cache。 T1和和T2組成一個雙穩態組成一個雙穩態觸發器，用于保存數據。觸發器，用于保存數據。T3和和T4為負載管。為負載管。 如如A點為數據點為數據D，則，則B點點為數據為數據/D。T1T2ABT3T4+5VT5T6 行選擇線有效（高電行選擇線有效（高電 平）平）時，時，A 、B處的數據信處的數據信息通過門控管息通過門控管T5和和T6送送至至C、D點。點。行選擇線行選擇線CD列選擇線列選擇線T7T8I/OI/O 列選擇線有效（高電列選擇線有效（高電 平）平）時，時，C 、D處的數據信處的數據信息通過門控管息通過門控管T7和和T8送送至芯片的數據引腳至芯片的數據引腳I/O。1

15、2微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計動態動態RAM的單管基本存儲單元的單管基本存儲單元集成度高，但速度較慢，集成度高，但速度較慢，價格低，一般用作主存。價格低，一般用作主存。行選擇線行選擇線T1B存存儲儲電電容容CA列選列選擇線擇線T2I/O電容上存有電荷時，表示存儲電容上存有電荷時，表示存儲數據數據A為邏輯為邏輯1；行選擇線有效時，數據通過行選擇線有效時，數據通過T1送至送至B處；處；列選擇線有效時，數據通過列選擇線有效時，數據通過T2送至芯片的數據引腳送至芯片的數據引腳I/O；為防止存儲電容為防止存儲電容C放電導致數放電導致數據丟失，必須定時進行刷新；據丟失，

16、必須定時進行刷新；動態刷新時行選擇線有效，而動態刷新時行選擇線有效，而列選擇線無效。（刷新是逐行列選擇線無效。（刷新是逐行進行的。）進行的。）刷新放大器刷新放大器13微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計靜態靜態RAM芯片的引腳特性芯片的引腳特性 6264 VCC WE CE2 A8 A9 A11 OE A10 CE1 I/O7 I/O6 I/O5 I/O4 I/O3 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 NC A12 A7 A6 A5 A4 A3 A2 A

17、1 A0 I/O0 I/O1 I/O2 GND A0A12 I/O0I/O12 CE1 CE2 WE OE 地址線 雙向數據線 片選線1 片選線2 寫允許線 讀允許線 從三總線的角度看：從三總線的角度看：1. 地址線數目地址線數目A、數據、數據線數目線數目D與芯片容量與芯片容量（MN）直接相關：）直接相關：2A=MD=N2. 控制信號應包括：控制信號應包括：片選信號和讀片選信號和讀/寫信號寫信號所以，所以，6264容量：容量： 21388K8可見可見6264為為RAM芯片芯片714/4214微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計 產品出廠時存的全是產品出廠時存的全是1

18、 1，用，用戶可一次性寫入，即把某些戶可一次性寫入，即把某些1 1改為改為0 0。但只能。但只能一次編程一次編程。 存儲單元多采用存儲單元多采用熔絲熔絲低低熔點金屬或多晶硅。寫入時熔點金屬或多晶硅。寫入時設法在熔絲上通入較大的電設法在熔絲上通入較大的電流將熔絲燒斷。流將熔絲燒斷。編程時編程時VCC和和字線電壓提高字線電壓提高5.2.2 可編程只讀存儲器可編程只讀存儲器PROM15微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計紫外線可擦除紫外線可擦除ROM (UVEPROM) 擦除：用紫外線或擦除：用紫外線或X X射線射線擦除。需擦除。需20302030分鐘。分鐘。 缺點：需要

19、兩個缺點：需要兩個MOSMOS管；管；編程電壓偏高；編程電壓偏高；P P溝道管的溝道管的開關速度低。開關速度低。 浮柵上電荷可長期保存浮柵上電荷可長期保存在在125125環境溫度下，環境溫度下，70%70%的電荷能保存的電荷能保存1010年以上。年以上。16微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計寫入（寫寫入（寫0 0）擦除（寫擦除（寫1 1）讀出讀出 特點：擦除和寫入均利用隧道效應。特點：擦除和寫入均利用隧道效應。 浮柵與漏區間的氧化物層極?。ǜ排c漏區間的氧化物層極?。?020納米以下），納米以下），稱為隧道區。當隧道區電場大于稱為隧道區。當隧道區電場大于107V/

20、cm107V/cm時隧道時隧道區雙向導通。區雙向導通。電可擦除的電可擦除的ROM(EEPROM)17微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計2727系列系列EPROMEPROM芯片管腳排列芯片管腳排列nA0A15為地址線nO0O7為數據線uVPP是編程電壓輸入端，編程時一般接是編程電壓輸入端，編程時一般接12.5V左右的編程電壓。正常讀出時，左右的編程電壓。正常讀出時，VPP接工作電源接工作電源u 是輸出允許是輸出允許,通常連接內存讀信號通常連接內存讀信號OEu 為片選信號和編程脈沖為片選信號和編程脈沖輸入端的復用管腳，在讀出操作時是片輸入端的復用管腳，在讀出操作時是片

21、選信號，在編程時是編程脈沖輸入端。選信號，在編程時是編程脈沖輸入端。編程時，應在該管腳上加一個編程時，應在該管腳上加一個50ms50ms左右左右的的TTLTTL負脈沖負脈沖PGM/CE18微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計UV-EPROMUV-EPROM操作真值表操作真值表VPP 功能HXX等待（未選中）XHX輸出禁止LLX讀出數據LHVPP 編程寫入XHVPP 編程驗證HHVPP 編程禁止PGM/CEOE19微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計快閃存儲器快閃存儲器(Flash Memory) （1 1）寫入利用雪崩注入法。）寫入利用雪

22、崩注入法。源極接地；漏極接源極接地；漏極接6V6V；控制；控制柵柵12V12V脈沖，寬脈沖，寬10 10 s s。 （2 2）擦除用隧道效應。）擦除用隧道效應?？刂茤沤拥?；源極接控制柵接地；源極接12V12V脈脈沖，寬為沖，寬為100ms100ms。因為片內。因為片內所有疊柵管的源極都連在所有疊柵管的源極都連在一起，所以一個脈沖就可一起，所以一個脈沖就可擦除全部單元。擦除全部單元。 （3 3）讀出：源極接地，字線為）讀出：源極接地，字線為5V5V邏輯高電平。邏輯高電平。20微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計FLASH存儲器n原理上原理上：FLASH屬于屬于ROM型

23、，但可隨時改寫信息型，但可隨時改寫信息n功能上功能上：FLASH相當于相當于RAMn特點：特點：可按字節、區塊（可按字節、區塊（Sector）或頁面（）或頁面（Page）進行擦除）進行擦除和編程操作和編程操作快速頁面寫入：先將頁數據寫入頁緩存，再在內部邏輯快速頁面寫入：先將頁數據寫入頁緩存，再在內部邏輯的控制下，將整頁數據寫入相應頁面的控制下，將整頁數據寫入相應頁面由內部邏輯控制寫入操作，提供編程結束狀態由內部邏輯控制寫入操作，提供編程結束狀態具有在線系統編程能力具有在線系統編程能力具有軟件和硬件保護能力具有軟件和硬件保護能力內部設有命令寄存器和狀態寄存器內部設有命令寄存器和狀態寄存器內部可以

24、自行產生編程電壓（內部可以自行產生編程電壓（VPP），所以只用），所以只用VCC供電供電21微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計28F25628F256芯片引腳功能芯片引腳功能: :A0A16：地址輸入線，片內有地址：地址輸入線，片內有地址鎖存器，在寫入周期時，地址被鎖存鎖存器，在寫入周期時，地址被鎖存DQ0DQ7：數據輸入：數據輸入/輸出線輸出線 ：片選，低電平有效：片選，低電平有效CE ：輸出允許輸入線，低電平有效：輸出允許輸入線，低電平有效OE VCC：工作電源：工作電源 VPP：擦除：擦除/編程電源，當其為高壓編程電源，當其為高壓12.0V時，才時，才能向指

25、令寄存器中寫入數據。當能向指令寄存器中寫入數據。當VPP 物理地址物理地址MMU地址映射表地址映射表程序空間、邏程序空間、邏輯地址空間輯地址空間實存空間、硬件實存空間、硬件地址空間地址空間分頁分頁映射映射29微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計分頁技術：分頁技術： 頁的大小固定；頁的大小固定； 虛擬地址到物理地址；虛擬地址到物理地址； 分段技術：分段技術： 段的大小可變；段的大小可變； 邏輯地址到物理地址；邏輯地址到物理地址；30微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計5.3.3現代計算機的四級存儲結構現代計算機的四級存儲結構CPU內部高速內

26、部高速電子線路電子線路(如如觸發器觸發器)一級：在一級：在CPU內部內部二級：在二級：在CPU外部外部 一般為靜態隨一般為靜態隨機存儲器機存儲器SRAM。一般為半導體存儲器，也稱為短期存一般為半導體存儲器，也稱為短期存儲器；解決讀寫儲器；解決讀寫速度速度問題；問題；包括磁盤（中期存儲包括磁盤（中期存儲器）、磁帶、光盤器）、磁帶、光盤（長期存儲）等；（長期存儲）等； 解決存儲解決存儲容量容量問題；問題；其中：其中：cache-主存結構解決主存結構解決高速度與低成本高速度與低成本的矛盾；的矛盾； 主存主存-輔存結構利用虛擬存儲器解決輔存結構利用虛擬存儲器解決大容量與低成本大容量與低成本的矛盾；的矛

27、盾；31寄存器寄存器 Cache 主存主存 輔存輔存微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計現代計算機中的多級存儲器體系結構現代計算機中的多級存儲器體系結構32微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計33微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計n寄存器組寄存器組u特點：讀寫速度快但數量較少；其數量、長度以及使用方特點：讀寫速度快但數量較少；其數量、長度以及使用方法會影響指令集的設計。法會影響指令集的設計。u組成：一組彼此獨立的組成：一組彼此獨立的Reg，或小規模半導體存儲器。，或小規模半導體存儲器。uRISC：設置較多：設

28、置較多Reg，并依靠編譯器來使其使用最大化。，并依靠編譯器來使其使用最大化。nCache高速小容量高速小容量(幾十千到幾兆字節幾十千到幾兆字節)；借助硬件管理對程序員透明；借助硬件管理對程序員透明；命中率與失效率命中率與失效率；34存儲器分層結構存儲器分層結構微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計cache的功效的功效設設cache 的存取時間為的存取時間為tc，命中率為，命中率為h，主存的存取時，主存的存取時間為間為tm，則平均存取時間，則平均存取時間：ta = tc h + tm(1-h)?！纠纠?.1】 某微機存儲器系統由一級某微機存儲器系統由一級cache

29、和主存組成和主存組成。已知主存的存取時間為。已知主存的存取時間為80 ns，cache 的存取時間的存取時間為為6 ns，cache的命中率為的命中率為85%，試求該存儲系統的，試求該存儲系統的平均存取時間。平均存取時間。ta =6 ns85%+80 ns(1-85%)=5.1+12=17.1 nscache的命中率與的命中率與cache 的大小、替換算法、程序特性的大小、替換算法、程序特性等因素有關。等因素有關。cache未命中時未命中時CPU還需要訪問主存，這時反而延長了還需要訪問主存，這時反而延長了存取時間。存取時間。 35微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計

30、存儲器分層結構存儲器分層結構n主（內）存主（內）存u編址方式：字節編址編址方式：字節編址u信息存放方式：大信息存放方式：大/小端系統小端系統、對齊方式對齊方式n輔（外）存輔（外）存u信息以文件信息以文件(file)的形式存放，按塊為單位的形式存放，按塊為單位進行存取。進行存取。u虛擬存儲技術虛擬存儲技術36微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計Little endian37微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計不同寬度數據的存儲方式不同寬度數據的存儲方式按整數邊界按整數邊界對齊對齊存儲存儲可可以保證以保證訪存指令的速度訪存指令的速度按按任意任

31、意邊界邊界對齊對齊存儲存儲可可以保證存儲空間以保證存儲空間的的利用利用38微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計Cache技術和虛擬存儲器技術技術和虛擬存儲器技術相同點：相同點：n 以存儲器訪問的以存儲器訪問的局部性局部性為基礎；為基礎；n 采用的調度策略類似；采用的調度策略類似；n 對用戶都是透明的；對用戶都是透明的；不同點：不同點：n劃分的信息塊的長度不同；劃分的信息塊的長度不同； nCache技術由硬件實現，而虛擬存儲器技術由硬件實現，而虛擬存儲器由由OS的存儲管理軟件輔助硬件的存儲管理軟件輔助硬件實現；實現；39/42CacheCache塊：塊：8 86464

32、字節字節虛擬存儲器塊：虛擬存儲器塊：512512幾十幾十K K個字節個字節39微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計5.4 5.4 主存儲器設計技術主存儲器設計技術n 確定類型確定類型 根據不同應用場合的特點確定采用何種類型的芯片，如考慮選用根據不同應用場合的特點確定采用何種類型的芯片，如考慮選用SRAM還是還是DRAM，是否需要，是否需要E2PROM、FLASH等等；等等；n 確定具體型號及數量確定具體型號及數量根據容量、價格、速度、功耗等要求確定芯片的具體型號和根據容量、價格、速度、功耗等要求確定芯片的具體型號和數量數量405.4.1 存儲芯片選型存儲芯片選型 思

33、考：若要求擴展思考：若要求擴展64K容量的內存，以下幾種選擇哪種最優？容量的內存，以下幾種選擇哪種最優？ 64K*1的芯片數量的芯片數量N(64K*8)/(64K*1) 1*8片片; 8K*8的芯片數量的芯片數量N (64K*8)/(8K*8) 8*1片；片； 16K*4的芯片數量的芯片數量N (64K*8)/(16K*4) 4*2片；片； 顯然，芯片的顯然，芯片的種類和數量種類和數量應越少越好；在芯片數量相同應越少越好；在芯片數量相同的情況下應考慮總線的負載能力和系統連接的復雜性。的情況下應考慮總線的負載能力和系統連接的復雜性。從總線負載和系統連接來看，第一種選擇較好。從總線負載和系統連接來

34、看，第一種選擇較好。微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計5.4.2 內（主）存儲器的基本結構內（主）存儲器的基本結構存儲芯片存儲芯片存儲模塊存儲模塊存儲體存儲體 進行進行位擴展位擴展 以實現按字節編以實現按字節編址的結構址的結構 進行進行字擴展字擴展 以滿足總容量以滿足總容量的要求的要求存儲體、地址譯碼、存儲體、地址譯碼、數據緩沖和讀寫控制數據緩沖和讀寫控制 位擴展位擴展：因每個字的位數不夠而擴展數據輸出線的數目；：因每個字的位數不夠而擴展數據輸出線的數目； 字擴展字擴展：因總的字數不夠而擴展地址輸入線的數目，所以也稱因總的字數不夠而擴展地址輸入線的數目，所以也稱為

35、地址擴展；為地址擴展；并行存儲器、多端口并行存儲器、多端口存儲器、相聯存儲器等存儲器、相聯存儲器等41微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計存儲芯片的位擴展存儲芯片的位擴展64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/OA0 A15R/WCSD0D7等效為等效為64K*8A0 A15D0 D7R/WCS用用64K1bit的芯片擴展實現的芯片擴展實現64KB存儲器存儲器 進行位擴展時，模塊中所有芯片的進行位擴展時，模塊中所有芯片的地址線和控制線互連地址線和控制線互連形成整個模塊的地址線和控制

36、線，而各芯片的形成整個模塊的地址線和控制線，而各芯片的數據線并列（位數據線并列（位線擴展）線擴展）形成整個模塊的數據線（形成整個模塊的數據線（8bit寬度）。寬度）。 42/4242微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計存儲芯片的字擴展存儲芯片的字擴展用用8K8bit的芯片擴展實現的芯片擴展實現64KB存儲器存儲器64K*8A0 A15D0 D7R/WCS等效為等效為A0 A12R/WD0 D764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D07CS1 CS1 8K*8D07CS 3-8譯譯碼碼器器Y0Y1Y

37、7A13 A14 A15 進行字擴展時，模塊中所有芯片的進行字擴展時，模塊中所有芯片的地址線、控制線和數地址線、控制線和數據線互連據線互連形成整個模塊的低位地址線、控制線和數據線形成整個模塊的低位地址線、控制線和數據線 ， CPU的高位地址線（擴展的字線）被用來譯碼以形成對各個芯的高位地址線（擴展的字線）被用來譯碼以形成對各個芯片的選擇線片的選擇線 片選線片選線 。 43微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計存儲芯片的字、位同時擴展存儲芯片的字、位同時擴展用用16K4bit的芯片擴展實現的芯片擴展實現64KB存儲器存儲器16K*416K*4A0 A13R/WD0 D3

38、D4 D724譯碼器譯碼器A15A14CS64K*8A0 A15D0 D7R/WCS等效為等效為16K*416K*416K*416K*416K*416K*4 首先對首先對芯片芯片分組進分組進行位擴展行位擴展，以實現按字以實現按字節編址；節編址； 其次設其次設計個芯片組計個芯片組的的片選進行片選進行字擴展字擴展，以，以滿足容量要滿足容量要求；求；44微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計并行存儲器并行存儲器45微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計4體交叉存儲器體交叉存儲器片選及字選譯片選及字選譯碼有什么特點？碼有什么特點？46微處理器系統結構

39、與嵌入式系統設計微處理器系統結構與嵌入式系統設計在在下下圖所示的低位多體交叉存儲器中，圖所示的低位多體交叉存儲器中，若若處理器要訪問的處理器要訪問的字地址為以下十進制數值，試問該存儲器比單體存儲器的平字地址為以下十進制數值，試問該存儲器比單體存儲器的平均訪問速率提高多少均訪問速率提高多少 (忽略初啟時的延時忽略初啟時的延時) ？(a)1，2，3，4，100 (b)2，4，6，8，200 (c)3，6，9，12，300 47 （a）4個存儲體訪問可以交個存儲體訪問可以交叉進行，訪問速率可達到單體叉進行，訪問速率可達到單體存儲器的存儲器的4 倍。倍。 （b）2個存儲體訪問可以交個存儲體訪問可以交叉

40、進行，訪問速率可達到單體叉進行，訪問速率可達到單體存儲器的存儲器的2倍。倍。微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計雙端口存儲器雙端口存儲器48微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計相聯（聯想）存儲器相聯（聯想）存儲器49微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計5.4.3 兩級物理地址譯碼方案讀讀/ /寫控制信號、數據寫控制信號、數據寬度指示信號、傳送寬度指示信號、傳送方式指示信號，等方式指示信號，等50微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計 假設某系統地址總線寬度為假設某系統地址總線寬度為20

41、 bit，現需要將，現需要將0C0000H 0CFFFFH地址范圍劃分為地址范圍劃分為8個同樣大小的地址空間，提供給個同樣大小的地址空間，提供給總線上的總線上的8個模塊，試設計相應的譯碼電路。個模塊，試設計相應的譯碼電路。 模塊模塊A19 A16A15A14A13A12A0地址空間地址空間( (范圍范圍) )1100000111111111111100000000000000C1FFFH0C0000H1100001111111111111100000000000000C3FFFH0C2000H1100010111111111111100000000000000C5FFFH0C4000H1100

42、011111111111111100000000000000C7FFFH0C6000H1100100111111111111100000000000000C9FFFH0C8000H1100101111111111111100000000000000CBFFFH0CA000H1100110111111111111100000000000000CDFFFH0CC000H1100111111111111111100000000000000CFFFFH0CE000H51微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計全譯碼電路的實現全譯碼電路的實現52微處理器系統結構與嵌入式系統設計微

43、處理器系統結構與嵌入式系統設計部分譯碼方式部分譯碼方式 最高段地址不最高段地址不參與譯碼，將會參與譯碼，將會因此存在因此存在地址重地址重疊疊，且模塊，且模塊地址地址不連續不連續。 53/4253微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計線線譯譯碼碼方方式式 需較多選擇線，需較多選擇線，且同樣存在且同樣存在地址地址重疊重疊，且模塊，且模塊地地址不連續址不連續。 微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計74LS1383-8譯碼器譯碼器2 1 8HA Y0B Y1C Y2 G1 Y3 Y4 G2A Y5 Y6G2B Y7 00010&A3A4A5+5VA6A7A8A9AENIORIOW&端口譯碼電路端口譯碼電路練習練習: :分析圖中分析圖中74LS13874LS138各輸出端的譯碼各輸出端的譯碼地址范圍。地址范圍。55微處理器系統結構與嵌入式系統設計微處理器系統結構與嵌入式系統設計三種譯碼方式的比較三種譯碼方式的比較n全譯碼全譯碼 系統所有地址線全部都應該參與譯碼：系統所有地址線全部都應該參與譯碼：u低段低段地址線應直接接在模塊上，地址線應直接接在模塊上，尋址模塊內單元尋址模塊內單元；u中段中