1、20042004 級本科課程（設計）級本科課程（設計）頻率合成器頻率合成器院院 （系）名（系）名 稱稱: : 物理與電子信息學院物理與電子信息學院專專 業業 名名 稱稱: : 電子信息科學與技術電子信息科學與技術學學 生生 姓姓 名名: : 樂樂 學學 號號 : : 指指 導導 教教 師師: : 完完 成成 時時 間間: : 20072007 年年 1010 月月 0505 日日 考勤考勤 報告成績報告成績 調試成績調試成績 獎勵成績獎勵成績 總成績總成績 洛陽師范學院物理與電子信息學院電子線路課程設計 2004 級電子信息科學與技術本科班第 2 頁/共 16 頁2目錄概述概述.4系統組成框圖

2、系統組成框圖.4 4.1.1 功能原理功能原理 .4 4單元電路設計單元電路設計.43.1 石英晶體振蕩器的工作原理.43.2m 分頻電路 .53.2.1 74ls90 結構及功能表.53.3 n 分頻電路.63.3.1 74ls191 的結構及功能表.63.4 數字鎖相環電路.93.4.1 cc4046 簡介及工作原理.93.4.2 cd4046 電參數 .104.綜合電路設計.124.1 電路設計及調試中的幾個問題.124.2 實驗數據.124.34.3 總體電路設計.14 45 5 心得體會心得體會.14參考文獻參考文獻.14附圖一附圖一.15附圖二附圖二.16洛陽師范學院物理與電子信息

3、學院電子線路課程設計 2004 級電子信息科學與技術本科班第 3 頁/共 16 頁3設計任務書：設計任務書：課題名稱：課題名稱：頻率合成器設計要求設計要求：1.寫出設計步驟，畫出原理圖，制作 pcb 板；2.裝配電路；3.調試電路；4.記錄數據；5.處理數據；6.寫實驗總結已知條件已知條件：主要元件 cd4046、 74ls90、cc4069、74ls191、32.768khz 的晶振等。功能要求功能要求：利用一個高穩定的晶振產生許多穩定度與晶振相同的頻率， 學習要求：學習要求：了解數鎖相環 cd4046、高頻模擬鎖相環 ne564、低頻鎖相環 ne567 等集成電路鎖相環的基本原理；學會鎖相

4、環的捕捉帶、同步帶及壓控振蕩器的控制特性等主要參數的測試方法；掌握用集成電路鎖相環構成的鎖相倍頻、頻率合成、fm 調制解調、fsk 調制解調及雙音多頻譯碼等現代通信中廣泛應用的電路的設計與調試。 1.1.概述概述頻率合成器可分為直接式頻率合成器,間接式（或鎖相）頻率合成器和直接式數字頻率合成器。1）直接式頻率合成器（ds）直接式頻率合成器是最先出現的一種合成器類型的頻率信號源。這種頻率合成器原理簡單,易于實現。其合成方法大致可分為兩種基本類型:一種是所謂非相關合成方法;另一種稱為相關合成方法。2）直接式數字頻率合成器（dds）直接式數字頻率合成器（dds）與傳統的頻率合成器相比，dds 具有低

5、成本、低功耗、高分辨率和快速轉換時間等優點，廣泛使用在電信與電子儀器領域，是實現設備全數字化的一個關鍵技術。dds 芯片中主要包括頻率控制寄存器、高速相位累加器和正弦計算器三個部分（如 q2220） 。頻率控制寄存器可以串行或并行的方式裝載并寄存用戶輸入的頻率控制碼；而相位累加器根據頻率控制碼在每個時鐘周期內進行相位累加，得到一個相位值；正弦計算器則對該相位值計算數字化正弦波幅度（芯片一般通過查表得到） 。dds 芯片輸出的一般是數字化的正弦波，因此還需經過高速 d/a 轉換器和低通濾波器才能得到一個可用的模擬頻率信號。3）間接式（或鎖相）頻率合成器（is）間接式頻率合成器又稱為鎖相頻率合成器

6、。鎖相頻率合成器是目前應用最廣的頻率合成器,也是本設計主要介紹的內容。晶體振蕩器能產生穩定度很高的固有頻率。若要改變頻率，需要更換晶振。lc 振蕩器改換頻率雖然很方便，但頻率穩定度由較低。用鎖相環實現的頻率合成器，既有穩定度高又有改換頻率方便的優點。即用一個高穩定的晶振，可產生許多穩定度與晶振相同的頻率，在現代通信中獲得廣泛應用。頻率合成器的主要性能指標如下：洛陽師范學院物理與電子信息學院電子線路課程設計 2004 級電子信息科學與技術本科班第 4 頁/共 16 頁412體體rsl1c1c0abbaz1z2頻率范圍頻率范圍 頻率合成器的工作頻率范圍，該工作頻率范圍可分為若干個頻段，一般適用途而

7、定。在規定的頻率范圍內，任何指定的頻率點上，頻率合成器都能工作，且滿足性能指標要求。頻率間隔頻率間隔 頻率合成器的輸出頻譜是不連續的。兩個相鄰頻率之間的最小間隔稱為頻率間隔。波道數波道數 頻率合成器所能提供的頻率點數。頻率轉換時間頻率轉換時間 頻率轉換后達到穩定工作所需的時間。頻率穩定度與準確度頻率穩定度與準確度 頻率穩定度是指在規定時間間隔內合成器的頻率偏離規定值的數值；頻率準確度則是指實際工作頻率偏離規定值得數值，即頻率誤差。2.2.系統組成框圖系統組成框圖2.12.1 功能原理：功能原理：晶振 jt與 74ls04 組成晶體振蕩器，提供 32khz的基準頻率；74ls90 組m 分頻電路

8、,改變開關 s 的位置,即改變分頻比 m,同時也改變了頻率間隔 fr/m;74ls191 組成可置數的n 分頻電路，改變數據輸入端 d0d1d2d3的狀態，即改變分頻比 n 或波道數。本設計中主要涉及 3 方面的內容：（1）是 74ls90 如何設置不同的 m 值；（2）是 74ls191 如何設計不同 n 值；（3）鎖相環 cd4046。晶晶體體振振蕩蕩器器m m分分頻頻電電路路鎖鎖相相環環n n分分頻頻電電路路圖系統組成框圖圖系統組成框圖3.3. 單元電路設計單元電路設計3.13.1 石英晶體振蕩器的工作原理石英晶體振蕩器的工作原理cmos 晶體振蕩器是以石英晶體為振蕩反饋元件的，石英晶體

9、等效電路如圖 2 所示。圖中：rs石英晶體等效串聯電阻；l1石英晶體等效電感；c1晶體動態電容；c0分布電容。 圖圖 2 2 石英晶體等效電路石英晶體等效電路洛陽師范學院物理與電子信息學院電子線路課程設計 2004 級電子信息科學與技術本科班第 5 頁/共 16 頁5設圖中兩個并聯等效支路的阻抗為 z1 和 z2，則1s111zr + j(wl -)wc201z = -jwc設晶體的等效阻抗為，則cz12c12z zz =z +z將 cmos 石英晶體振蕩線路中，將反相器工作在線形放大狀態，石英晶體作為線路中的反饋元件。只有當線路振蕩頻率接近石英晶體的固有串聯諧振頻率時，線路維持振蕩條件。由于

10、石英晶體固有振蕩頻率十分穩定，cmos 反相器和石英晶體組成的振蕩線路也具有頻率穩定的特點，并且這種線路經常用于電子手表、電子時鐘和其他要求準確時間的一切定時設備。其電路如圖 3。這是一個串聯式，還有一種是并聯式。串聯式的阻抗遠遠大于并聯式阻抗。其電路如圖 4。圖中 rf為 cmos 反相器的偏置電阻，通常 rf=130m；c1、c2和石英晶體組成 形反饋網絡，c2為可調電容。調整 c2值，可以微調線路的振蕩頻率。考慮到體積大小、電路成本和分頻方便，通常把石英晶體的振蕩頻率做成 32.768khz，將此頻率進行 16 次而分頻，在輸出端剛好得到 1hz 的脈沖。在此我們應用的是石英晶體串聯式振

11、蕩器。12jt32.768khzc1100pfr21m12u1ahcc4069ubf34u1bhcc4069ubf56u1chcc4069ubfc120pc2322pr1150krf130m1232.768khz12cmosa體體體體體 圖圖 3 3 石英晶體串聯式振蕩器石英晶體串聯式振蕩器 圖圖 4 4 石英晶體并聯式振蕩器石英晶體并聯式振蕩器3.23.2 mm 分頻電路分頻電路3.2.1 74ls90 結構及功能表74ls90 是異步二五十進制計數器（所謂異步計數器是指計數器內部觸發器的時鐘信號不是來自于同一外接輸入時鐘信號，因而各觸發器不是同時翻轉，這種計數器的計數速度慢） ，其引腳如圖

12、 5。洛陽師范學院物理與電子信息學院電子線路課程設計 2004 級電子信息科學與技術本科班第 6 頁/共 16 頁6qc8qb9gnd10qd11qa12a14b1r0(1)2r0(2)3vcc5r9(1)6r9(2)7u2dm74ls90n圖圖 5 5 引腳圖引腳圖 圖圖 6 6 74ls9074ls90 時序圖時序圖兩個時鐘輸入端 a 和 b。其中，a 和 qa 組成一位二進制計數器；b 和 qd、qc、qb組成五進制計數器；若將 qa 與 b 相連接，時鐘脈沖從 a 輸入，則構成 8421bcd 碼十進制計數器。74ls90 有兩個清零端 r0(1)、r0(2)和兩個置端 r9(1)，r

13、9(2)，功能表如圖 7 及時序表圖 8 和時序圖 6。圖圖 7 7 74ls9074ls90 功能表功能表 圖圖 8 8 8421bcd8421bcd 十進制計數時序表十進制計數時序表3.33.3 nn 分頻電路分頻電路3.3.1 74ls191 的結構及功能表74ls191 是一種可逆計數器，即可以進行加法計數也可以進行減法計數的計數器。同步二進制可逆計數器 74ls191 的引腳如圖 9 所示。洛陽師范學院物理與電子信息學院電子線路課程設計 2004 級電子信息科學與技術本科班第 7 頁/共 16 頁7圖圖 9 9 74ls19174ls191 引腳圖引腳圖 圖圖 1010 74ls19

14、174ls191 狀態狀態圖中u/d 為“加減控制信號”:當u/d=0 時，實現二進制加法計數功能；u/d=1 時，做減法。s 為為計數允許控制端。下面是 74ls191 的功能表 1 和狀態圖10。表表 1 1 74ls19174ls191 功能圖功能圖cpsldu/d工作狀態*11*保持*0*預置數010加法計數011減法計數下圖即為 74ls191 內部電路圖 11：圖圖 1111 74ls19174ls191 內部電路圖內部電路圖洛陽師范學院物理與電子信息學院電子線路課程設計 2004 級電子信息科學與技術本科班第 8 頁/共 16 頁8在本電路中 74ls191 作為一個加法計數器使

15、用，由所置的數可決定分頻比。即74ls191 組成可置數的分頻電路，改變數據輸入端壯態，即改變分頻比或波道數。例：設=2，則頻率間隔為/m=16 khz,當0f d0d1d2d3d4=0000 時，=16, =256 khz0fd0d1d2d3d4=0001 時，=15, =240 khz0fd0d1d2d3d4=0010 時，=14, =224 khz0fd0d1d2d3d4=0011 時，=13, =182khz0f如此類推，直到 d0d1d2d3d4=1111 時，=1, =16khz. 0f以此可見，此時合成器輸出的頻率范圍為 16khz-256khz,共有 16 種頻率，兩相鄰頻率的

16、間隔為 16khz, 若=4，則頻率間隔為khz,頻率間隔為 8 khz,頻率范圍為8khz-128 khz.然而經過測量數據并非如此，設=32khz 其測試結果如下表 2：if表表 2 2n（khz）0fn（khz）0fn（khz）0fn（khz）0f00002.1300012.2900102.4600112.6701002.9101013.201103.550111410004.5710015.310106.410118110010.671101161110321111無由此看來 74ls191 分頻 n 最大是 15,即 d0d1d2d3d4=0000 時。將其變成 32.768khz，

17、設=2，則頻率間隔為/m=16.384 khz 換算可得如表if0f3：表表 3 3n（khz）0fn（khz）0fn（khz）0fn（khz）0f0000245.760001229.3760010212.9920011196.6080100180.2240101163.840110147.4560111131.0721000114.668100198.304101081.92101165.536110049.152110132.768111016.3841111無同時我們也可以得到 m=4、8、10 時其數據范圍分別為洛陽師范學院物理與電子信息學院電子線路課程設計 2004 級電子信息科學與

18、技術本科班第 9 頁/共 16 頁98.192122.88khz、4.09561.44khz、3.76849.152khz。這個原因我們可由其原理圖解釋，d/u(5 腳)和 cten（4 腳）接地，rco（13 腳）與 load（11 腳）相接。就拿 d0d1d2d3d4=1111 來說，此時 max/min 輸出為 1，當clk（14 腳）輸出高電平時 13 腳 rco 輸出為 0（有效電平） ，load（11 腳）輸入為 0，則可以預置數據，由于預置的 d0d1d2d3d4=1111，所以其一直 max/min 輸出為 1，則輸出一個直流信號。但是當 d0d1d2d3d4=1110 時，有

19、個 clk 信號時，其輸出剛好與 clk 信號頻率相同，其余我們可以根據計算。nmoiff3.3.4 4 數字鎖相環電路數字鎖相環電路3.4.1 cc4046 簡介及工作原理cmos 鎖相環有三個基本單元構成：相位比較器、電壓控制振蕩器和低通濾波器。pll 功能框圖如圖 12 所示。圖圖 1212 pllpll 功能框圖功能框圖施加于相位比較器有兩個信號：輸入信號 ui 和壓控振蕩器輸出信號 yo。相位比較器輸出信號 vo 正比于 ui 和 yo 的相位差，vo 經低通濾波器后得到一個平均電壓 ud，這個電壓控制壓控振蕩器（vco）的頻率變化是輸入與輸出信號頻率之差不斷減小，直到這個差值為零，

20、這是我們稱之為鎖定。在鎖相環鎖定時，vco 能使其輸出信號頻率跟隨輸入信號頻率變化，鎖定范圍以flr表示。而鎖相環能“捕捉”的輸入信號頻率稱之為捕捉范圍，以 fcr表示。低通濾波器的時間常數決定了跟隨輸入信號的速度，同時也限制了 pll 的捕捉范圍。數字鎖相環 cc4046 采用了 cmos 工藝，其內部結構如圖 13（a）所示。其中，放大器 a1 對輸入信號 ui 進行放大和整形。相位比較器（鑒相器）pc1 僅由異或門構成，它要求兩個相比較的輸入信號必須各自是占空比為 50%的方波；pc2是由邊沿觸發器構成的數字相位比較器，僅在兩個相位比較的輸入信號上升沿起作用，與輸入信號的占空比無關，pc

21、1 具有鑒頻鑒相功能，相位鎖定時，腳輸出高電平。壓控振蕩器是由一系列門電路和鏡像恒流源電路構成的 rc 振蕩器，輸出占空比為 50%的方波，固有振蕩頻率 fv 由外接定時器 r1、r2 及定時器 c1 決定，通常情況下 r2=()，當電源電壓vdd 一定時， fv 與 r1,r2 的關系曲線如圖。 r3 與 r4(通常 r4 的值大于 r3 的值)與 c2洛陽師范學院物理與電子信息學院電子線路課程設計 2004 級電子信息科學與技術本科班第 10 頁/共 16 頁10給成一階低通濾波器（比例型） ，濾除相位比較器輸出的雜波，濾波器的截止角度頻率2)43(1crrw的高低對環的入鎖時間，系統的穩

22、定與頻率的響應都有一定的影響。通常情況下，越低，環路入鎖時間越快，環路帶寬越窄，環路的總增益低，消除相位抖動的能力越差。因此要根據應用的具體要求選擇。濾波后產生的直流誤差電壓 vd 控制對電容ct 的充電速率，即控制 vco 的振蕩頻率 fv。vco 的最高工作頻率與電源電壓 vdd 有關，當電源為5v，cc4046 的最高工作頻率小于 0.6mhz。當電源電壓為12v 時，cc4046的高工作頻率可達到 1mhz。a2 為輸出緩沖器，只有當使能端 inh=0 時(禁止端)，vco和 a2 才有輸出，反之禁止輸出。通常情況下，腳接地，穩壓管 d2 提供 5v 的穩定電壓。可作為 ttl 電路的

23、輔助電源。數字鎖相環 cc4046 可以應用于頻率合成電路。當pll 做解調使用時，借條信號從 dem（10 腳）輸出。鎖相倍(分)頻是將一種頻率變換為另一種頻率，例如，將 35khz 的頻率變換為28khz，或者相反。顯然，用所學的分頻或倍頻電路，是無法實現的，但用鎖相環則很容易實現。用 cc4046 實現任意數字的倍頻或分頻電路。其中，m 和n 是兩個分頻比分別為 m 和 n 的分頻器。當 cc4046 工作在鎖定狀態時，則有nfmfi0故 ifmnf0 （a） (b)圖圖 1313 cc4046cc4046 內部結構內部結構(a)(a)和和引腳圖引腳圖(b)(b)3.4.2 cd4046

24、 電參數cd4046 電參數如表 4 所示： 洛陽師范學院物理與電子信息學院電子線路課程設計 2004 級電子信息科學與技術本科班第 11 頁/共 16 頁11表表 4 4 cd4046cd4046 電參數電參數參數名稱符號測試條件參數值單位電源與電壓范圍ddssvv500 addiu318v動態功耗ap2r = 1m1r =w1vco/2ddv=10khz0f =10vddv=1.6mwolv2mlr =w10vddv=0.05輸出電壓ohv20mlr =w10vddv=9.95vdni0.5v0v =10vddv=1300驅動電流dpi9.5v0v =10vddv=1300am靜態電流dd

25、i15 端開，5 端接，3、9、14 接ddvssv10vddv=10輸入電流ii14 端 10vddv=0.1am最高工作頻率maxf10k12rr=w= 50pf1c =1vcoddv=10vddv=1200khzrle1100k vco2.50.3vsr =w=5vddv=0.3%rle1300k vco52.5vsr =w=10vddv=0.7%vco 線性度rle1500k vco75vsr =w=15vddv=0.9%輸入低電平ilv1/9v0v =10vddv=3v輸入高電平ihv1/9v0v =10vddv=7v穩壓管穩定電壓zv50 azim=4.456.15v圖 14 表示

26、壓控振蕩器的頻率特性。振蕩頻率不僅和電源電壓有關，而且和外接阻容數值有關。cmos 鎖相環 vco 振蕩頻率約為 0.515mhz。洛陽師范學院物理與電子信息學院電子線路課程設計 2004 級電子信息科學與技術本科班第 12 頁/共 16 頁12 圖圖 1414 壓控振蕩器的頻率特性壓控振蕩器的頻率特性vco 的線性度為 0.3%至 1%左右。線性度測試條件是：vco1為、2.50.3v52.5v、，、10v、15v。75v5vddv=4.4.綜合電路設計綜合電路設計4.14.1 電路設計及調試中的幾個問題電路設計及調試中的幾個問題為了保證 cd4046 的正確工作，應注意以下問題：（1）晶振

27、盡可能的靠近 hcc4069bf；（2）對于每一個集成塊的電源處都要加一個濾波電容；（3）可對 cd4046 的電源單獨引出來，以為了測試方便；（4）對于與頻率有關（產生、控制時間等）的電容在選擇時盡可能的選擇瓷片電容，因為其損耗角小；（5）每次進行頻率調整時，要清楚 74ls90sn 如何進行 m 分頻調整。經分析實際的m 分頻應該是 2、4、8、10 分頻（說明：由于 n= 4、8 分頻時其有時序圖我們可得其中的占空比有不同的情況，所以出現的頻率很不穩定，需看其波形輸出是否正確） ；（6）n 分頻進行調整時，d3d2d1d0 全為零，注意記著在什么狀態下是 0000，其n=16，后面依次遞

28、推。4.24.2 實驗數據實驗數據，m=2，壓控振蕩器的輸入 ui 頻率可在鎖相環鎖定時間32.768khzif =5vddv=內鎖定數據如表 9 所示：洛陽師范學院物理與電子信息學院電子線路課程設計 2004 級電子信息科學與技術本科班第 13 頁/共 16 頁13表表 5 5n（khz）0fn（khz）0fn（khz）0fn（khz）0f0000245.90001228.70010210.30011194.10100178.10101163.810110147.40111131.11000114.6100198.3101081.9101165.53110049.14110132.85111

29、016.181111無分析：將表 7 與表 9 進行對照我們可得出前面的推導是對的。同時我們也要明白頻率與分頻在概念上之間的差別。頻率即物質在 1 秒內完成周期性變化的次數，對于分頻來說，一般都是跟計數單元一起結合使用，分為預分頻和后分頻。預分頻是在計數單元值發生變化之前起作用（假如不用預分頻時，計數器在每個上升沿到來時加 1，而現在使用分頻比為 1：2 的預分頻器的話，那么必須等到兩個上升沿的到來，計數器才會加 1） 。后分頻器與預分頻器功能一樣，只不過是在計數器值發生改變后起作用。像tmr2 的后分頻器，如果使用 1：1，計數器一但發生溢出，將立即置標志位為 tmr2if，但是如果有 1：

30、2 的后分頻器的話，必須兩次溢出后才會置位。這里的 m=4，即再發生四個脈沖之后就置數，但是我們通過 74ls90 的真值表可得其占空比并不是相同，因此其頻率很不穩定八分頻的原因也盡如此。4.34.3 電路原理圖電路原理圖12jt32khzc1100pfr2100k12u1ahcc4069ubf34u1bhcc4069ubf56u1chcc4069ubfr9(1)6r9(2)7qc8qb9gnd10qd11qa12cka14ckb1r0(1)2r0(2)3vcc5u2sn74ls90nph pulses1ph cmpr12cmpr in3vco out4inh5ci 16ci 27gnd8vc

31、o in9dmd10r1 to gnd11r2 to gnd12ph cmpr213sig in14zener15vdd16u3hcc4046bfb1qb2qa3en4d/u5qc6qd7gnd8d9c10ld11ma/mi12rco13clk14a15vcc16u4sn74ls191nvccvccvccct1000pfc20.01ufr410kr3100kr110kr51kr61kr71kr81kvccvccvccc1147ufc120.1ufc2147ufc220.1ufc3147ufc320.1ufc4147ufc420.1uf12345678s1header 4x2a12345678s

32、2header 4x2avccsocketj1socketvddfreqgnd 圖圖 1515 電路原理圖電路原理圖洛陽師范學院物理與電子信息學院電子線路課程設計 2004 級電子信息科學與技術本科班第 14 頁/共 16 頁145 5 心得體會心得體會在這次實驗中使我充分的認識到，對于整體的電路不可以有一個該連接的而沒連接的引腳或電路。雖然表面上看其來它對其沒有太大影響但是事實并非如此，所以當我們再焊接時千萬不可有一點馬虎。在調試過程中，出現急躁現象，使得調試思路不清晰，沒有進展。最后在老師的指導下才理清思路，從而也讓我深刻的記著調試的主要方法：逐步調試。通過一級級的單元進行調試，或是單個單個單元調試，但調試一個單元過時，就逐級進行。中間的如果在調試過程中達不到效果我們可將其前一級和后一級斷開后進行調試。這種方法使我很快并且很清楚的了解問題的出處。最后當查出74ls90 感覺有問題時，我們又選擇了 cm