1,近年招聘會上與IC有關部分筆試、面試題目的答案舉例,2,1、我們公司的產品是集成電路，請描述一下你對集成電路的認識，列舉一些與集成電路相關的內容（如講清楚模擬、數字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。,3,單片微型計算機(簡稱單片機)有時也稱為微控制器MCU(microcontrolunit)。當然，與MPU相比，MCU上的CPU的功能比較簡單，存儲器的容量也很有限。MCU已被廣泛應用于各種家用電器產品以及工業控制。用得最多的是4位和8位MCU。,4,什么是MCU？,MCU(MicroControllerUnit)，又稱單片微型計算機(SingleChipMicrocomputer)，是指隨著大規模集成電路的出現及其發展，將計算機的CPU、RAM、ROM、定時數器和多種I/O接口集成在一片芯片上，形成芯片級的計算機。,5,設計方法上從CISC結構演變到RISC結構,通常將采用英特爾處理器的服務器稱為IA(IntelArchitecture)架構服務器，由于該架構服務器采用了開放式體系，并且實現了工業標準化技術和得到國內外大量軟硬件供應商的支持，在大批量生產的基礎上，以其極高的性能價格比而在全球范圍內，尤其在我國得到廣泛的應用。2000年國內IA架構服務器供應商前三位是惠普、IBM、浪潮。,6,（1）CISC指令集CISC指令集，也稱為復雜指令集，英文名是CISC，（ComplexInstructionSetComputer的縮寫）。在CISC微處理器中，程序的各條指令是按順序串行執行的，每條指令中的各個操作也是按順序串行執行的。順序執行的優點是控制簡單，但計算機各部分的利用率不高，執行速度慢。,7,（2）RISC指令集,RISC是英文“ReducedInstructionSetComputing”的縮寫，中文意思是“精簡指令集”。它是在CISC指令系統基礎上發展起來的，有人對CISC機進行測試表明，各種指令的使用頻度相當懸殊，最常使用的是一些比較簡單的指令，它們僅占指令總數的20，但在程序中出現的頻度卻占80。復雜的指令系統必然增加微處理器的復雜性，使處理器的研制時間長，成本高。并且復雜指令需要復雜的操作，必然會降低計算機的速度。,8,基于上述原因，20世紀80年代RISC型CPU誕生了，相對于CISC型CPU,RISC型CPU不僅精簡了指令系統，還采用了一種叫做“超標量和超流水線結構”，大大增加了并行處理能力。RISC指令集是高性能CPU的發展方向。它與傳統的CISC(復雜指令集)相對。相比而言，RISC的指令格式統一，種類比較少，尋址方式也比復雜指令集少。當然處理速度就提高很多了。目前在中高檔服務器中普遍采用這一指令系統的CPU，特別是高檔服務器全都采用RISC指令系統的CPU。RISC指令系統更加適合高檔服務器的操作系統UNIX，現在Linux也屬于類似UNIX的操作系統。RISC型CPU與Intel和AMD的CPU在軟件和硬件上都不兼容。,9,2、FPGA和ASIC的概念，他們的區別。,ASIC:專用集成電路，它是面向專門用途的電路，專門為一個用戶設計和制造的。根據一個用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門陣列等其它ASIC(ApplicationSpecificIC)相比，它們又具有設計開發周期短、設計制造成本低、開發工具先進、標準產品無需測試、質量穩定以及可實時在線檢驗等優點。,10,從ASIC的發展看，它的主要特點不單純在其本身的專用性，其更深的含義在于用戶直接參與集成電路的設計。由于ASIC是系統設計的一部分，它要求系統設計者直接參與芯片電路設計。ASIC可以是專為某一類特定應用而設計的集成電路，稱為標準專用電路(ASSP-ApplicationSpecificStandardProduct)，也可以是專為某一用戶的特定應用而設計的集成電路，稱為定制專用電路。,11,FPGA(FieldProgrammableGateArray)是可編程ASIC。FPGA兼顧了PLD和門陣列兩者的優點：具有門陣列電路那樣的單元陣列結構，但單元與門陣列不同，每個單元包含了PLA、若干寄存器和多路開關。又象PLD那樣，用戶可以通過編程，任意設定每個單元的內部電路結構以及單元之間的連線基本特征：不需要定制式掩膜層，通過可編程實現組合邏輯和時序邏輯,12,3、什么叫做OTP片、掩膜片，兩者的區別何在？,13,什么是OTP？(OTP-一次性可編程/可編程的一次性燒錄),OTP（OneTimeProgrammable）是MCU的一種存儲器類型。MCU按其存儲器類型可分為掩膜片-MASK(掩模)ROM、OTP(一次性可編程)ROM、FLASHROM等類型。MASKROM的MCU價格便宜，但程序在出廠時已經固化，適合程序固定不變的應用場合；FALSHROM的MCU程序可以反復擦寫，靈活性很強，但價格較高，適合對價格不敏感的應用場合或做開發用途；,14,OTPROM的MCU價格介于前兩者之間，同時又擁有一次性可編程能力，適合既要求一定靈活性，又要求低成本的應用場合，尤其是功能不斷翻新、需要迅速量產的電子產品。,15,熔絲型開關,反熔絲型開關,0,0,0000,1,1,1001,用高壓將PLICE介質擊穿。,熔絲斷開為1,PLICE（可編程邏輯互連電路單元）,16,在反熔絲PROM中，各連接點放的不是熔絲，而是一種PLICE編程單元，如圖所示。未編程時縱線和橫線間是不通的，編程時對需要連接處加上高壓使其中PLICE（可編程邏輯互連電路單元）介質擊穿而短路，從而達到該點邏輯連接的目的。,反熔絲編程示意圖(a)反熔絲編程陣列結構(b)PLICE編程元件,17,18,19,4、如何了解代工公司的情況？,了解一家IC代工公司(foundry)最直接和簡便的方法，是認真瀏覽該代工公司的技術發展路線圖,20,華潤上華科技有限公司CSMC技術發展路線,21,華潤上華科技有限公司CSMC技術發展路線（續）,22,什么是eFlach？,嵌入（embed）式系統是指操作系統和功能軟件集成于計算機硬件系統之中。簡單的說就是系統的應用軟件與系統的硬件一體化，具有軟件代碼小，高度自動化，響應速度快等特點。特別適合于要求實時的和多任務的體系。嵌入式系統不一定就是單片機。嵌入式系統主要是將軟件系統固化集成到硬件系統（如放到FLASH）中。,和艦科技(蘇州)有限公司Roadmap,24,什么是NVM？,只讀存儲器(ReadOnlyMemory，ROM)它又稱固定存儲器。ROM是把數據固定地存儲起來，然后按給定地址進行讀出，但不象RAM那樣可以隨時快速寫入和修改，只能讀出。它在停電后照樣能長期保存數據，所以又被稱為不揮發存儲器(NonvolatileMemory)。,25,大陸、臺灣Foundry技術演進,26,21世紀頭10年將面臨如何進行0.1m級電路的設計和制造問題。生產工藝從微米級(micro-M)（3m、2m1985年、1.5m、1m1989年）、亞微米級（submicro-SM）（0.7m、0.5m1993年）發展到深亞微米（deepsubmicro-DSM）（0.35m1997年、0.25m、0.18m2001年、0.13m），超深亞微米或亞0.1m2005年（verydeepsubmicro-VDSM）。,27,5、有幾種IC版圖文件格式？,GDSIIGraphicalDesignSystemII二進制格式用來備份、導入、導出版圖，以及提交給Foundry流片CIFCaltechIntermediateFormat文本格式EDIFElectronicDesignInterchangeFormat文本格式EDIF格式也用于描述線路圖、網表、符號等其他數據,28,6、描述你對集成電路工藝的認識。（仕蘭微面試題目）,29,晶圓處理制程,晶圓處理制程之主要工作為在硅晶圓上制作電路與電子元件（如電晶體管、電容器、邏輯門等），為上述各制程中所需技術最復雜且資金投入最多的過程，以微處理器（Microprocessor）為例，其所需處理步驟可達數百道，而其所需加工機臺先進且昂貴，動輒數千萬一臺，其所需制造環境為為一溫度、濕度與含塵（Particle）均需控制的無塵室/超凈間（Clean-Room），雖然詳細的處理程序是隨著產品種類與所使用的技術有關；不過其基本處理步驟通常是晶圓先經過適當的清洗（Cleaning）之後，接著進行氧化（Oxidation）及沉積，最後進行顯影、蝕刻及離子注入等反覆步驟，以完成晶圓上電路的加工與制作。,30,前部工序的主要工藝,晶圓處理制程（WaferFabrication；簡稱WaferFab）1.圖形轉換：將設計在掩膜版(類似于照相底片)上的圖形轉移到半導體單晶片上2.摻雜：根據設計的需要，將各種雜質摻雜在需要的位置上，形成晶體管、接觸等3.制膜：制作各種材料的薄膜,31,集成電路工藝,圖形轉換：光刻：接觸光刻、接近光刻、投影光刻、電子束光刻刻蝕：干法刻蝕、濕法刻蝕摻雜：離子注入退火擴散制膜：氧化：干氧氧化、濕氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸發、濺射,32,后部封裝、測試（在另外廠房）（1）背面減薄（2）劃片、掰片（3）粘片（4）壓焊：金絲球焊（5）切筋（6）整形（7）封裝（8）沾錫：保證管腳的電學接觸（9）老化（10）成測，篩選（11）打字、包裝,33,后工序劃片封裝測試老化篩選,輔助工序超凈廠房技術超純水、高純氣體制備技術光刻掩膜版制備技術材料準備技術,34,7、列舉幾種集成電路典型工藝。工藝上常提到0.25,0.18指的是什么？（仕蘭微面試題目）,35,集成電路的基本制造工藝流程,1.雙極集成電路的基本制造工藝2.CMOS集成電路工藝3.Bi-CMOS集成電路工藝,36,1.)雙極集成電路中元件的形成過程和元件結構由典型的PN結隔離的摻金TTL電路工藝制作的集成電路中的晶體管的剖面圖如下圖所示，它基本上由表面圖形(由光刻掩模決定)和雜質濃度分布決定。,典型數字集成電路中NPN晶體管剖面圖,37,2.)CMOS集成電路工藝體硅CMOS工藝設計中阱工藝的選擇(1)p阱工藝實現CMOS電路的工藝技術有多種。CMOS是在PMOS工藝技術基礎上于1963年發展起來的，因此采用在n型襯底上的p阱制備NMOS器件是很自然的選擇。由于氧化層中正電荷的作用以及負的金屬(鋁)柵與襯底的功函數差，使得在沒有溝道離子注入技術的條件下，制備低閾值電壓(絕對值)的PMOS器件和增強型NMOS器件相當困難。于是，采用輕摻雜的n型襯底制備PMOS器件，采用較高摻雜濃度擴散的p阱做NMOS器件，在當時成為最佳的工藝組合。,38,考慮到空穴的遷移率比電子遷移率要低近2倍多，且遷移率的數值是摻雜濃度的函數(輕摻雜襯底的載流子遷移率較高)。因此，采用p阱工藝有利于CMOS電路中兩種類型器件的性能匹配，而尺寸差別較小。p阱CMOS經過多年的發展，已成為成熟的主要的CMOS工藝。與NMOS工藝技術一樣，它采用了硅柵、等平面和全離子注入技術。,39,(2)n阱工藝為了實現與LSI的主流工藝增強型/耗層型(E/D)的完全兼容，n阱CMOS工藝得到了重視和發展。它采用E/DNMOS的相同的p型襯底材料制備NMOS器件，采用離子注入形成的n阱制備PMOS器件，采用溝道離子注入調整兩種溝遭器件的閾值電壓。n阱CMOS工藝與p阱CMOS工藝相比有許多明顯的優點。首先是與E/DNMOS工藝完全兼容，因此，可以直接利用已經高度發展的NMOS工藝技術；其次是制備在輕摻雜襯底上的NMOS的性能得到了最佳化-保持了高的電子遷移率，低的體效應系數，低的n+結的寄生電容，降低了漏結勢壘區的電場強度，從而降低了電子碰撞電離所產生的電流等。這個優點對動態CMOS電路，如時鐘CMOS電路，多米諾電路等的性能改進尤其明顯。,40,(3)雙阱工藝雙阱CMOS采用高濃度的n+襯底，在上面生長高阻r外延層，并在其上形成n阱和p阱。它有利于每種溝道類型的器件性能最佳化，且因存在低阻的通道，使可控硅鎖閂效應受到抑制。圖A(c)是雙阱CMOS結構示意圖。最為理想的CMOS結構應該是絕緣襯底上的CMOS技術(SOI/CMOS)。它徹底消除了體硅CMOS電路中的“可控硅鎖閂”效應，提高抗輻射能力并有利于速度和集成度的提高。,41,SOI/CMOS電路利用絕緣襯底的硅薄膜(SilicononInsulator)制作CMOS電路，能徹底消除體硅CMOS電路中的寄生可控硅結構。能大幅度減小PN結面積，從而減小了電容效應。這樣可以提高芯片的集成度和器件的速度。下圖示出理想的SOI/CMOS結構。SOI結構是針對亞微米CMOS器件提出的，以取代不適應要求的常規結構和業已應用的蘭寶石襯底外延硅結構(SOS-SilicononSapphire結構)。SOI結構在高壓集成電路和三維集成電路中也有廣泛應用。,42,3.)Bi-CMOS工藝,Bi-CMOS同時包括雙極和MOS晶體管的集成電路，它結合了雙極器件的高跨導、強驅動能力和CMOS器件的高集成度、低功耗的優點，使它們互相取長補短、發揮各自優點，制造高速、高集成度、好性能的VLSI。,43,工藝上常提到0.25、0.18指的是特征尺寸,特征尺寸(FeatureSize)/（CriticalDimension）特征尺寸定義為器件中最小線條寬度(對MOS器件而言，通常指器件柵電極所決定的溝道幾何長度)，也可定義為最小線條寬度與線條間距之和的一半。減小特征尺寸是提高集成度、改進器件性能的關鍵。特征尺寸的減小主要取決于光刻技術的改進。集成電路的特征尺寸向深亞微米發展，目前的規?；a是0.18m、0.15m、0.13m工藝，Intel目前將大部分芯片生產制成轉換到0.09m、0.065m。,44,雙極型電路,雙極型電路結構,45,CMOS電路,CMOS電路結構,46,Bi-CMOS電路,Bi-CMOS電路結構,47,SOI,絕緣體上硅工藝SilicononInsulator，SOI,48,8、請描述一下國內的工藝現狀。,國內的集成電路的特征尺寸向深亞微米發展，目前的規?；a是0.18m、0.15m、0.13m工藝，晶圓的尺寸也在增加，當前的主流晶圓的尺寸為4、6吋，正在向8吋晶圓邁進。,49,截至2006年，我國IC生產線共47條，其中：大尺寸線：12英寸2條、8英寸10條，共12條占25.5%，占四分之一。中尺寸線：6英寸12條、5英寸9條，共21條，占44.7%，最多為二分之一弱。小尺寸線：4英寸14條，占29.8%，三分之一弱。總之，從今年我國IC生產線投產的速度看出，“十一五”規劃期間原先預計將投產20條25條芯片線的預測是完全可能實現的。因為這個預測平均要求每年投產4條5條芯片線，而頭一年到十一月中旬就已增加了7條線。,50,51,52,53,54,55,56,57,9、介紹幾家你所熟悉的封測廠,江蘇長電科技股份有限公司（江蘇新潮科技公司）Http:/www.cj-地址：江蘇省江陰市濱江中路275號江蘇長電科技股份有限公司是中國半導體封裝生產基地，國內著名的三極管制造商，集成電路封裝測試龍頭企業，國家重點高新技術企業和省園林化工廠。公司占地12萬平方米，凈化廠房8萬平方米。在2800余名員工中科技人員占40%.2004年形成年產：集成電路35億塊；大中小功率三極管150億只的能力。,58,無錫華潤安盛科技有限公司,無錫華潤安盛科技有限公司（以下簡稱“華潤安盛”），是香港上市公司華潤勵致的核心企業和中國著名的民族微電子企業華潤微電子的下屬公司，也是華潤微電子與世界第三大半導體封裝測試企業STATSChipPAC合資成立的中外合資股份有限公司。主要為海內外半導體芯片設計、晶圓制造供應商提供集成電路封裝、測試和超薄減薄等代工服務。,59,華潤安盛面向高速發展的海內外半導體市場，以“躋身全球十大半導體封裝測試企業”為愿景，遵循“以最具競爭力的專業服務，成為半導體封裝測試的首選，實現股東價值與員工價值的最大化”的使命，產銷規模以每年30%以上的幅度增長，并躋身國內同行業領先地位，被中國半導體行業協會、中國電子信息產業發展研究院評選為“中國最具成長性的半導體封裝測試企業”。,60,61,威宇科技測試封裝（上海）有限公司,GAPT集團是一家外商獨資的半導體后工序企業，計劃于上海浦東開發區張江高科技園區投資數億美元，建立一個完整的封裝設計,組裝,測試與凸晶企業,GAPT將結合現有芯片制造商及IC設計公司,為我們的客戶提供最好的一站式(OneStopshopping)全方位產品及服務。GAPT第一顆PBGA27X27產品在2001年5月1日誕生并已通過所有可靠性測試并在年底開始量產；PBGA35X35、31X31、37.5X37.5（包含散熱蓋的設計）,多芯片模組,系統芯片及TFBGA、QFN已通過審驗開始量產；同時QFP高腳數產品生產線已在2002年第二季度建立，產量不斷提高。,62,廈門永紅電子有限公司,63,星科金朋（上海）有限公司公司簡介,星科金朋公司是世界排名前列的半導體封裝測試公司，提供全球各地客戶整體與快捷的高質量服務。客戶群包括數家晶圓代工廠、全球知名IDM大廠與遍布全球各地集成電路設計公司。服務產品種類含蓋通信、電腦、電源供應器與數據型消費性產品等。以先進制造與管理技術為基礎，加上全球性布局，星科金朋在全球封裝測試業樹立了可靠與高質量服務的標竿。星科金朋公司在全球擁有一萬多名員工，在新加坡、中國及中國臺灣地區、韓國、馬來西亞和美國等地設有工廠。星科金朋（上海）有限公司位于上海西郊經濟技術開發區，距虹橋機場僅8公里之遙，現有員工四千多人，占地面積11萬平方米。公司提供定期和不定期的員工海外培訓機會，為員工的發展提供廣闊的平臺。,64,樂山菲尼克斯半導體有限公司（中國四川樂山）,安森美半導體是中國西部投資的先驅者，在1995年其作為摩托羅拉半導體元件部與樂山無線電股份有限公司合資成立了樂山菲尼克斯半導體有限公司，走在中國的西部大開發政策之前。安森美半導體在這個合資企業里擁有51的股份,樂山無線電股份有限公司占39，摩托羅拉占10。樂山菲尼克斯已成為四川省最大的外商投資企業和最大的電子出口商之一。該公司在新芯片廠投資前的核準投資額達2.80億美元。樂山菲尼克斯已經成為安森美半導體中國乃至全球卓越的半導體制造中心，并能制造出具有世界級品質和成本保持在基準點水平的產品。工廠每年生產超過100億只器件，生產能力正在穩定地增長。2002年8月，安森美半導體成為首家宣布在中國西部投資六英寸芯片廠的跨國公司，擴大其在樂山菲尼克斯合資廠的規模。,65,宇芯(成都)集成電路封裝測試有限公司,友尼森（Unisem）（.my）成立于1989年，馬來西亞第二大半導體封裝測試公司，1992年開始從事獨立的IC封裝和測試，目前為客戶提供晶圓制造，晶圓測試、IC封裝與測試及相關輔助服務，擁有世界領先的半導體封裝測試技術，總部位于馬來西亞霹靂州怡保，并在馬來西亞，英國，中國等國家擁有生產基地，約94%的產品銷往歐美，6%銷往亞洲。,66,2004年8月，友尼森宣布，將投資2.1億美金在成都高新西區出口加工區西區新建友尼森旗下現代化程度最高的半導體工廠，使其成為友尼森在全球的旗艦企業宇芯（成都）集成電路封裝測試有限公司,新工廠將采用目前世界上最先進的全新的設備，生產SLP、BGA、SOIC、TSSOP等高端產品。2004年底，宇芯工廠開建，2006年中開始投產。友尼森宇芯(成都)項目全部建成后，員工總數將達到4500-5600人。宇芯成都以團隊精神、信賴、責任、主動、關愛為核心價值，并傾注極大的關注在員工福利、健康與安全上。我們把員工視為企業最有價值的資產，并為員工提供良好的培訓包括海外培訓的機會，及廣闊的發展空間。,67,南通富士通,http:/www.fujitsu-,68,69,2006年度國內十大半導體企業統計結果,行業動態2007年4月9日為全面總結2006年國內各有關半導體企業所取得的成績，依據參加全國半導體行業統計企業的上報數據，中國半導體行業協會分別排出2006年度國內10大集成電路設計企業、10大集成電路與分立器件制造企業以及10大封裝測試企業，其結果如下：,70,71,72,天津,江陰,73,10、半導體工藝中，摻雜有哪幾種方式？,74,摻雜工藝（擴散與離子注入）通過摻雜可以在硅襯底上形成不同類型的半導體區域，構成各種器件結構。摻雜工藝的基本思想就是通過某種技術措施，將一定濃度的價元素，如硼，或價元素，如磷、砷等摻入半導體襯底。,75,摻雜：將需要的雜質摻入特定的半導體區域中，以達到改變半導體電學性質，形成PN結、電阻、歐姆接觸磷(P)、砷(As)N型硅硼(B)P型硅摻雜工藝：擴散、離子注入,76,擴散,替位式擴散：雜質離子占據硅原子的位：、族元素一般要在很高的溫度(9501280)下進行，橫向擴散嚴重。但對設備的要求相對較低。磷、硼、砷等在二氧化硅層中的擴散系數均遠小于在硅中的擴散系數，可以利用氧化層作為雜質擴散的掩蔽層間隙式擴散：雜質離子位于晶格間隙：Na、K、Fe、Cu、Au等元素擴散系數要比替位式擴散大67個數量級（絕對不許用手摸硅片防止Na+沾污。）,77,例如，在N型襯底上摻硼，可以使原先的N型襯底電子濃度變小，或使N型襯底改變成P型；如在N型襯底表面摻磷，可以提高襯底的表面雜質濃度。摻雜分為熱擴散法摻雜和離子注入法摻雜。由光刻工藝(刻蝕)為摻雜確定摻雜的區域，在需要摻雜處(即摻雜窗口)裸露出硅襯底，非摻雜區則用一定厚度的二氧化硅或者氮化硅等薄膜材料進行屏蔽。離子注入則常采用一定厚度的二氧化硅、光刻膠或這兩層材料同時作為摻雜屏蔽。,78,對P型襯底，如果將一定濃度的價元素摻入，將使原先的P型襯底空穴濃度變低，或使P型襯底改變為N型。同樣的，如果在P型襯底表面摻硼，將提高P型襯底的表面濃度。所謂熱擴散摻雜就是利用原子在高溫下的擴散運動，使雜質原子從濃度很高的雜質源向硅中擴散并形成一定的分布。熱擴散通常分兩個步驟進行：預淀積和再分布。預淀積是在高溫下，利用雜質源，如硼源、磷源等，對硅片上的摻雜窗口進行擴散，在窗口處形成一層較薄但具有較高濃度的雜質層。這是一種恒定表面源的擴散過程。,79,再分布是利用預淀積所形成的表面雜質層做雜質源，在高溫下將這層雜質向硅體內擴散的過程。通常再分布的時間較長，通過再分布，可以在硅襯底上形成一定的雜質分布和結深。再分布是限定表面源擴散過程。,80,離子注入,離子注入是另一種摻雜技術，離子注入摻雜也分為兩個步驟：離子注入和退火再分布。離子注入是通過高能離子束轟擊硅片表面，在摻雜窗口處，雜質離子被注入硅本體，在其他部位，雜質離子被硅表面的保護層屏蔽，完成選擇摻雜的過程。進入硅中的雜質離子在一定的位置形成一定的分布。通常，離子注入的深度(平均射程)較淺且濃度較大，必須重新使它們再分布。摻雜深度由注入雜質離子的能量和質量決定，摻雜濃度由注入雜質離子的數目(劑量)決定。,81,同時，由于高能粒子的撞擊，導致硅結構的晶格發生損傷。為恢復晶格損傷，在離子注入后要進行退火處理，根據注入的雜質數量不同，退火溫度在450950之間，摻雜濃度大則退火溫度高，反之則低。在退火的同時，摻入的雜質同時向硅體內進行再分布，如果需要，還要進行后續的高溫處理以獲得所需的結深和分布。離子注入技術以其摻雜濃度控制精確、位置準確等優點，正在取代熱擴散摻雜技術，成為VLSI工藝流程中摻雜的主要技術。,82,離子注入的優點：摻雜的均勻性好溫度低：可小于600可以精確控制雜質分布可以注入各種各樣的元素橫向擴展比擴散要小得多可以對化合物半導體進行摻雜,83,11、描述CMOS電路中閂鎖效應產生的過程及最后的結果,84,Latch-Up(鎖定)是CMOS存在一種寄生電路的效應，它會導致VDD和VSS短路，使得晶片損毀，或者至少系統因電源關閉而停擺。這種效應是早期CMOS技術不能被接受的重要原因之一。在制造更新和充分了解電路設計技巧之后，這種效應已經可以被控制了。CMOS電路之所以會產生Latch-Up效應，我們可以用圖2.29來表示。在圖中我們以剖面圖來看一個CMOS反相器如何發生此效應，而且它是用P型阱制造生產。在這個圖中，我們同時也描繪了寄生電路，它包含了兩個BJT(一個縱向npn和一個橫向pnp)和兩個電阻(RS是因N型襯底產生，Rw是因P阱產生)。BJT的特性和MOS是完全兩樣的。,85,CMOS電路中的寄生PNPN效應,86,閂鎖效應為CMOS電路所獨有，是由于CMOS結構中存在pnpn四層結構所形成的寄生可控硅造成的。所以nMOS或pMOS電路中不會出現閂鎖效應。CMOS電路中寄生可控硅結構的形成,CMOS反相器剖面圖和寄生可控硅等效電路,(b),(a),87,防止閂瑣的措施：A.器件外部的保護措施電源并接穩壓管。低頻時加限流電阻（使電源電流30mA）盡量減小電路中的電容值。（一般C0.01F）B.使用時的注意事項：輸入電壓不可超過VDDVSS范圍。輸入信號一定要等VDDVSS電壓穩定后才能加入；關機應先關信號源，再關電源。不用的輸入端不能懸浮，應按邏輯關系的需要接VDD或VSS,88,89,12、簡要介紹版圖檢查與驗證,1.DRC：設計規則檢查（最小線寬、最小圖形間距、最小接觸孔尺寸、柵和源漏區的最小交疊等）實現：通過圖形計算（線和線間的距離計算）DRC軟件用戶：編寫DRC文件，給出設計規則2.ERC：檢查電學規則，檢測出沒有電路意義的連接錯誤，（短路、開路、孤立布線、非法器件等），介于設計規則與行為級分析之間，不涉及電路行為實現：提取版圖網表，ERC軟件網表提取工具：邏輯連接復原,90,版圖檢查與驗證（續）,3.LVS：網表一致性檢查概念：從版圖提取出的電路網表與從原理圖得到的網表進行比較，檢查兩者是否一致。作用與特點：主要用于保證進行電路功能和性能驗證之前避免物理設計錯誤?？梢詸z查出ERC無法檢查出的設計錯誤，也可以實現錯誤定位實現：網表提取，LVS軟件,91,版圖檢查與驗證（續）,4.后仿真：考慮版圖引入的寄生量的影響，進行后仿真，保證版圖能滿足電路功能和性能的要求后仿真對象參數提取程序提取出實際版圖參數和寄生電阻、寄生電容等寄生參數，進一步生成帶寄生參數的器件級網表提取得到寄生參數文件和單元延遲文件結合，通過延遲計算器生成一個延遲文件，把該延遲文件反標（back-annotation）到網表中通過參數提取直接得到一個與路徑延遲相關的延遲文件，進行反標,92,版圖驗證的內容,設計規則檢查(DRC)電氣規則檢查(ERC)天線效應檢查(Antenna)金屬密度檢查(MetalDensity)版圖/線路圖比較(LVS),93,設計規則檢查,DesignRulesChecking,DRC檢查版圖中是否存在不符合設計規則的部分，并非所有設計規則都能夠通過EDA軟件自動檢查，EDA軟件也可能會報告“假錯”。不符合設計規則的電路可能無法制造成功。任何改動之后，都必須重新做DRC，即使改動很小。天線效應檢查和金屬密度檢查也屬于DRC的范圍,94,電氣規則檢查,ElectricalRulesChecking,ERC與工藝無關的電氣錯誤短路開路懸空節點與工藝有關的電氣錯誤錯誤的襯底偏置錯誤的電源/地連接孤立節點,95,版圖/線路圖比較,LayoutVersusSchematic,LVS驗證版圖是否與線路圖一致電路仿真和版圖設計是基于線路圖的修改LVS錯誤后，必須重新進行DRC檢查在需要的場合，還可以進行LVL和SVS等比較,96,寄生參數抽取,ParasiticExtraction,PEX提取版圖中寄生的電阻和電容寄生器件對芯片的性能有不同程度的影響寄生參數可以反標到原始的線路圖中，參加后仿真，驗證寄生參數對電路功能和性能的影響,97,13、可編程邏輯器件在現代電子設計中越來越重要，請問：你所知道的可編程邏輯器件有哪些？,ROM只讀存儲器PLA可編程邏輯陣列（ProgrammableLogicArray）PAL可編程陣列邏輯（ProgrammableArrayLogic）GAL通用陣列邏輯（GenericArrayLogic）EPLD（ErasableProgrammableLogicDevice）可擦除、可編程邏輯器件。CPLD（ComplexProgrammableLogicalDevices）復雜可編程邏輯器件。FPGA（FieldProgrammableGateArray）-現場可編程邏輯門陣列,98,可編程邏輯器件,低密度可編程邏輯器件（LDPLD）,高密度可編程邏輯器件（HDPLD）,EPLD(可擦除、可編程邏輯器件)CPLD(復雜可編程邏輯器件)FPGA(現場可編程邏輯門陣列)ISP（In-SystemProgrammable）在系統編程芯片,可編程邏輯器件PLD的種類:,ROMP