硬件工程師手冊 聲明：本冊內容是第一版，難免其中有許多不妥且需修正的地方，希望大家及時指正。另外，本冊也在不斷地更新和補充！每一季度更新一次。版本升級為0.3數級。 目 錄一、封面二、目錄三、前言四、第一章 概述第一節 硬件工程師的職責第二節 硬件工程師的基本素質要求第三節 硬件工程師的基本知識范圍五、 第二章 硬件開發規范化管理第一節 硬件開發流程第二節 開發流程實例和C流程輸出文檔第三節 硬件開發相關內部作業指導書六、 第三章 基本知識點第一節 EMI/EMC設計標準第二節 電源穩定第三節 MPEG相關知識第四節 傳輸線理論第五節 協議和標準七、 附件附件1 前 言“Everything should be made as simple as possible, but not simple.”Albert Einstein第一章 概述第一節 硬件工程師職責一個技術領先、運行可靠的硬件平臺是公司產品質量的基石，硬件工程師職責神圣，責任重大。1.硬件工程師應勇于嘗試新的先進技術之應用，在產品硬件設計中大膽創新；2.堅持采用開放式的硬件架構，把握硬件技術的主流和未來發展的方向，在設計中考慮到將來的技術擴展及兼容；3.充分利用公司現有的成熟技術，保持產品技術上的繼承性；4.在設計中考慮成本，控制產品的性能價格比達致最優、最省；5.技術開放，資源共享，知識傳承，促進公司整體的技術提升；6.一個的人進步是有限的，只有一個團體的進步才是無前的。第二節 硬件工程師的基本素質要求1.由需求分析至總體方案、詳細設計的設計創造能力；2.熟練運用設計工具，設計原理圖、PCB、軟件調試的能力；3.動用仿真設備、示波器、音視頻分析儀、邏輯分析儀、頻譜分析儀調試硬件的能力；4.掌握常用的標準電路的設計能力，如PID電路、WDT電路、高（帶、低）通濾波電路、高速信號傳輸線的阻抗匹配電路等；5.問題定位、問題解決的能力；6.技術總結、文檔寫作之能力；7.熟悉公司的開發C流程作業；8.接觸供應商、保守公司機密的素質。第三節 硬件工程師的基本知識范圍1.對數字電路、模擬電路、濾波器有一定的認識；2.了解音視頻編解碼原理；3.對AV信號的電性能指標涵義有深刻認識；4.有關EMI/EMC、ESD有一定的經驗；5.熟練使用以下軟件：PROTEL 99、ORCAD 9.01、POWER PCB 5.0、POWER LOGIC 5.01其二或以上；6.崗位說明書，清晰地列出個人工作崗位的職責。工程師要清楚自己的職責所在。附件中是一份電子主管的崗位說明，也希望每一位工程師按照這個標準來要求自己，從這一點也體現了自己責任重大！第二章 硬件開發規范化管理第一節 硬件開發流程1.硬件開發的基本流程產品硬件項目的開發，第一、要明確硬件總體需求情況，如RISC內部架構、處理能力、存儲容量及速度、主要功能，I/O端口的分配、接口要求、電平要求、特殊電路要求等等。第二、根據需求分析制定硬件總體方案，尋求關鍵器件及電阻的技術資料、技術途徑、技術支持，要比較充分地考慮技術可能性、可靠性以及成本控制，并對開發調試工具提出明確的要求。并供應商關鍵器件索取樣品。第三、總體方案確定后，作硬件和單板軟件的詳細設計，包括繪制硬件原理圖、單板軟件功能框圖及編碼、PCB布線，同時完成開發物料清單、新器件代碼申請、物料申領。第四、領回PCB板及物料后由焊工焊好12塊單板，作單板調試，對原理設計中的各功能調試，必要時修改原理圖并作記錄。第五、軟硬件系統聯調，一般的單板需硬件人員、軟件人員的配合。一般地，經過單板調試后在原理及PCB布線方面有些調整，需第二次投板。第六、內部驗收合格，QT發測試報告，資料輸出。第七，試產跟蹤，并解決中新發現的一些問題。達到量產以后，硬件項目完成開發過程。2.硬件開發C流程文件介紹 在我們公司C流程進程大致分為六個階段，C0C5；對于硬件開發工程師來說，著重于C1C3三個流程。最初C0流程主要完成產品構想階段及初步規劃，包括以下內容：市場信息及競爭產品情報分析；分析內部、外界可供運用資源；顧客要求的評審及評估；確定產品的定位，對價格及成本預估；提出營銷構想：銷售時機、產品市場定位、價位水準及銷售預測；衡量目標及計劃的可行性；預算。C0完成以后依次進入C1C3階段，每一階段完成以后，都會評審是否可行進入下一流程。在C1C3階段，真正進入產品設計階段。具體細節可查看C流程設計控制程序（QP11）此可控制文件。進入產品設計階段以后，一定要按照C流程進行設計。公司的規范化管理，是硬件開發的規范化是一項重要內容。硬件開發規范化管理是在公司的新品專案管理及相關的硬件開發文檔規范、PCB制作指導書等文件中規劃的。硬件開發流程是指導硬件工程師按規范化方式進行開發的準則，規范了硬件開發的全過程。硬件開發流程制定的目的是規范硬件開發過程控制，硬件開發質量，確保硬件開發能按預定目的完成。開發C流程不但規范化了硬件開發的全過程，同時也從總體上，規定了硬件開發所應完成的任務。作為一名硬件工程師深刻領會硬件開發流程中各項內容，在日常工作中自覺按流程辦事，是非常重要的，否則復雜的一個項目或若大一個公司就會走向混亂。所有硬件工程師應把學習C流程、按C流程辦事、發展完成C流程、監督C流程的執行作為自己的一項職責，為公司的管理規范化做出自己的貢獻。另外，我們公司在OJT培訓中，會有相關工程師定期講解C流程的相關事項。新進工程師快速熟悉公司流程的一種途徑。3.硬件開發詳解硬件開發流程對硬件開發的全過程進行了科學分解，規范了硬件開發的五大任務： 硬件需求分析 硬件系統設計 硬件開發及過程控制 系統聯調（硬件、軟件、方案商等） 文檔輸出及QT測試報告硬件開發真正開始應在立項后，即接到立項任務書后，但在實際工作中，許多項目在立項前已做了大量硬件設計工作（我們公司已在C1流程中策劃）。立項完成后，項目組就已有了產品規格說明書，系統需求說明書及項目總體方案書，這些文件都已進行過評審。項目組接到任務后，首先要做的硬件開發工作就是要進行硬件需求分析，撰寫硬件需求規格說明書。硬件需求分析整個產品開發過程中是非常重要的一環，硬件工程師更應對這一項內在容加以重視。一項產品的性能往往是由軟件和硬件共同完成的，哪些是由硬件完成，哪些是由軟件完成，項目組必須在需求時加以細致考慮。硬件需求分析還可以明確硬件開發任務。并從總體上論證現在的硬件水平，包括公司的硬件技術平臺是否能滿足需求。硬件需求分析主要有下列內容。基本配置及運行環境硬件整體系統的基本功能和主要性能指標硬件分系統的基本功能和主要功能指標功能模塊的劃分關鍵技術的攻關外購硬件的名稱型號、生產單位、主要技術指標主要儀器設備內部合作，對外合作，國內外同類產品硬件技術介紹可靠性、穩定性、電磁兼容討論電源、工藝結構設計硬件測試方案從上可見，硬件開發總體方案，把整個系統進一步具體化。硬件開發總體設計是最重要的環節之一。總體設計不好，可能出現致命的問題，造成的損失有許多是無法挽回的。另外，總體方案設計對各個單板的任務以及相關的關系進一步明確，單板的設計要以總體設計方案為依據。而產品的好壞特別是系統的設計合理性、科學性、可靠性、穩定性與總體設計關系密切。硬件需求分析和硬件總體設計完成后，要對其進行評審。一個好的產品，特別是大型復雜產品，總體方案進行反復論證是不可缺少的。只有經過多次反復論證的方案，才可能成為好方案。進行完硬件需求分析后，撰寫的硬件需求分析書，不但給出項目硬件開發總的任務框架，也引導項目組對開發任務有更深入的和具體的分析，更好地來制定開發計劃。硬件需求分析完成后，項目組即可進行硬件總體設計，并撰寫硬件總體方案書。硬件總體設計的主要任務就是從總體上進一步劃分各單板的功能以及硬件的總體結構描述，規定各單板間的接口及有關的技術指標。硬件總體設計主要有下列內容：系統功能及功能指標系統總體結構圖及功能劃分單板命名系統邏輯框圖組成系統各功能塊的邏輯框圖，電路結構圖及單板組成單板邏輯框圖和電路結構圖關鍵技術討論關鍵器件總體審查包括兩部分，一是對有關文檔的格式，內容的科學性，描述的準確性以及詳簡情況進行審查。再就是對總體設計中技術合理性、可行性等進行審查。如果評審不能通過，項目組必須對自己的方案重新進行修訂。第二節 開發流程實例和C流程輸出文檔開發流程實例，下面每一環節都很重要，如果哪一個環節出現了問題，那么后期開發就會得到必然的開發延遲，所以硬件工程師一定在下面每一環節都要小心，小心，再小心：關鍵元器件選型；關鍵電路試驗和記錄；原理圖編制；原理圖評審；印制板制作；樣板試制；硬件功能測試；硬件穩定性測試； BSP調試； RTOS移植；（嵌入式系統）協議棧移植；軟件代碼編制策劃；軟件代碼單走讀；代碼單元調試；系統集成測試；樣機交付； 文檔輸出； 項目開發總結報告（同硬件工程師作為主導提交報告）硬件總體設計方案通過后，即可著手關鍵器件的申購，主要工作由項目組和供應部來完成。關鍵元器件往往是一個項目能否順利實現的重要目標。遵守公司的硬件設計技術規范，必須對物料選用，以及成本控制等上加以注意。本書其他章節的大部分內容都是與該部分有關的，希望大家在工作中不斷應用，不斷充實和修正，使本書內容更加豐富和實用。總之，硬件開發流程是硬件工程師規范日常開發工作的重要依據，全體硬件工程師必須認真學習。公司規定在C流程中共列出如下文檔需硬件工程師輸出的文檔： 產品規格書； 硬件原理框圖； 電磁兼容關鍵元器件一覽表； 關鍵元器件清單； 產品設計進度表； 安全件清單； 產品設計說明； 新品元器件聯絡單； 材料清單； 關鍵工藝說明； 產品測試方案； 原理圖； 線路圖； 新元器件調試記錄； 整機元器件功耗一覽表； 關鍵元器件的數據手冊；第三節 硬件開發相關內部作業指導書 為了規范化管理，加快產品開發進度，使我們公司的產品在市場上更具體競爭力；公司發布了以下產品開發相關作業指導書：1. C流程設計控制程序（QP11）2. PCB板風險開模申請單（WI-11-02）3. PCB設計、制作指導書4. 電磁兼容設計指導書WI261. 糾正預防措施控制程序2. 設計變更指導書3. 關鍵件清單（外銷）4. 新材料認證、試用指導書5. 影碟機分廠產品PCB編號規則(附件一)6. 原材料樣品認證報告單（WI-14-02）7. 試產作業指導書WI218. 產品允錯報告(WI-21-01)9. CCC認證作業指導書第三章 硬件工程師必備知識點第一節 EMI/EMC設計標準一、定義1.1電磁兼容性（Electromagnetic CompatibilityEMC）：設備（或模塊、分系統、系統，甚至包括人員等）在一個共同的電磁環境中能一起執行各自功能的共存狀態。這個概念包括兩方面的內容：1、設備自身能不受處于同一電磁環境中的其它設備的電磁干擾而正常工作（不出現功能降級），也就是說它具有一定的抗干擾性（不敏感性）；2、設備工作時不會因其電磁發射而導致這一電磁環境中的其它設備工作失常，即它的電磁發射水平控制在一定的水平之下。1.2 電磁騷擾（Electromagnetic Disturbance）：可能引起裝置、設備或系統性能降低或對有生命、無生命物質產生損害作用的電磁現象，電磁騷擾可能是電磁噪聲，無用信號或有用信號，也可以是傳播媒介自身的變化。1.3 電磁干擾（Electromagnetic Interference）：電磁騷擾引起的設備、系統或傳播通道的性能下降，電磁騷擾的電磁干擾這兩個詞語在過去經常是混用的，一般把電磁騷擾叫做電磁干擾（EMI）。但從上面的定義可以看出，兩者之間的區別是明顯的，前者是指電磁能量的發射過程，后者則強調電磁騷擾造成的結果。1.4 抗擾性（Immunity to Disturbance）：裝置、設備或系統面臨電磁騷擾而不降低運行性能的能力。1.5 電磁敏感性（Electromagnetic SusceptibilityEMS）：在存在電磁騷擾的情況下，裝置、設備或系統不能避免性能降低的能力。可以看出，電磁敏感性與抗擾性是同一性能的正反兩個不同說法，即敏感性高則意味著抗擾性能低。1.6 電磁兼容裕量（EMC Margin）：裝置、設備或系統的抗擾性限值與騷擾源的發射限值之間的差值。1.7 共阻抗耦合是指兩個以上不同電路的電流流過公共阻抗時產生的耦合。二、 內容2.1 設計時采用分層與綜合設計法：2.1.1第一層：有源器件選擇及PCB設計；2.1.2、第二層：接地點的選取及地線的合理分布；2.1.3、第三層：屏蔽設計；2.1.4、第四層：濾波設計及瞬態騷擾抑制；2.1.5、第五層：綜合設計； 2.2切斷騷擾源的耦合途徑2.2.1對產品進行解剖分析，找出機器內部的騷擾源與敏感源，根據其特性與機理，有針對性地進行EMC設計。2.2.2目的A、避免傳導耦合；B、避免或減小共阻抗耦合；C、避免或減小感應耦合；D、避免或減小輻射耦合；2.2.3 措施A. 傳導騷擾是通過電源線、信號線、互連線接地導體等進行耦合的，解決傳導耦合的辦法主要是用濾波方法從導線上除去噪聲；B、 在電源線和接地導體上傳播的騷擾電流，通常都是通過共阻抗耦合進入敏感電路的解決方法：讓每一個電路都有自己的回87r + 1.41Ln( ) )5.98h0.8W + tZ0=流路徑，從而避免兩個以上電路共用一條回流路徑；C、感應耦合是導體之間以及某些部件（如變壓器，繼電器，電感器等）之間的主要騷擾耦合方式之一，它可分為電感應耦合和磁感應耦合兩種：a、電感應（容性）耦合：一方面使敏感電路具有較低的輸入阻抗，另一方面可減小兩導體間的分布電容，如在兩條信號線之間夾入一條地線；b、 磁感應（感性）耦合，一方面減小回路面積，另一方面可將導線緊貼在地平面上或使用雙絞線，或者適當調整騷擾源和敏感電路的相對位置；D、輻射耦合：減小電路板上回路的面積，縮短互連線并采用屏蔽。2.3 有源器件的選擇和印制板的設計2.3.1 有源器件的選擇A、盡量減小晶振的頻率； B、選用上升沿/下降沿較為平緩的有源器件。2.3.2 選擇合適的去耦電容：C=I/（dv/dt）（p F ）A、本地去耦電容：對于CMOS邏輯器件，一般需選用0.001nF的電容，其位置應盡可能靠近地并聯在器件的電源和接地管腳；B、整體去耦電容：整體去耦電容一般為印制電路板上所有負載電容C0之和的50100倍，其位置應緊靠整個印制電路板外接電源線和地線；C、 f 100MHz時去耦電容抑制作用被削弱,應采用抑制I噪聲的PCB設計方法，如調整電源面與地面的間距，選擇相對介電常數和減小電路板尺寸等。2.3.3共模電流和差模電流。A、 采用下述三種方法控制差模輻射：減小電流幅度；減小信號頻率f及其諧波，加大數字信號上升沿/下降沿tr；減小環面積S，將信號線緊挨接地回線。B、 采用下述方法減小共模輻射。 盡量減小激勵天線的源電壓，即地電位；提供與電纜串聯的高共模阻抗，即加共模扼流圈；將共模電流旁路到地；電纜屏蔽層與屏蔽殼體作3600端接。2.4在印制板級控制電磁發射和抗擾度2.4.1 PCB板的布線原則A、電路中的電流環路應保持最小；B、信號線和回線應盡可能接近；C、使用較大的地平面以減小地線阻抗；D、電源線和地線應相互接近；E、在多層電路板中，應把電源面和地平面分開；F、通過鏡像平面消除電源面或地平面產生的騷擾對電子電路所造成的影響。2.4.2采用下述辦法減小電感：A、 盡量減小導線的長度,如果不能,增加導線的寬度；B、 使回流線盡量與信號線平行并靠近。 2.4.3 印制板布線的方法A、在印制板布線時，應先確定元器件在板上的位置，然后布置地線，電源線，再安排高速信號線，最后考慮低速信號線；B、元器件的位置應接電源電壓、數字及模擬電路、速度快慢、頻率高低、電流大小等進行分組，以免相互干擾。根據元器件的位置確定印制板連接器各個引腳的安排。所有連接器應安排在印制板的一側，盡量避免從兩側引出電纜，減小共模輻射。a、 在考慮安全條件下，電源線應盡可能靠近地線以減小差模輻射的環面積；b、 時鐘線，信號和地線的位置：時鐘線，信號線與地線盡量穿插安排； c、 當需要在電路板上布置快速，中速和低速邏輯電路時，高速器件（快邏輯時鐘振蕩器等）應放在緊靠邊緣連接器范圍內，而低速邏輯和存儲器，應遠離連接器，這樣對共阻抗耦合，輻射和交擾的減小都是有利的。但當高速器件帶有緩沖器或驅動器時，可將緩沖器或驅動器靠近邊緣連接器，而高速器件可適當遠離連接器；d、 應避免印制電路板導線的不連續性：跡線寬度不要突變；導線不要突然拐角。2.5雙面板和多層板的布線規則2.5.1在高速數字電路中，應該把印制跡線作為傳輸線處理，一般在印制電路板上使用的傳輸線是微帶線和帶狀線。2.5.2 地線網絡A、地線網格可以使信號回流的平行地線數目大幅度地增加，從而使地線電感對任何信號而言都保持最小，這種地線結構特別適用于數字電路；B、在進行線路布線時,應首先將地線網格布好，然后再進行信號線、電源線的布線。當進行雙面板布線時,如果過孔的阻抗可以忽略,可以在線路板的一面走橫線,另一面走豎線。高速信號盡量近地線；C、地線網格不適合低頻小信號模擬電路。為了降低對靜電放電（ESD）的敏感性，一個低阻抗的地線網格是很重要的，但是必須與主參考地結構連接起來；D、在高速數字電路中，必須避免使用“梳狀”地線。2.5.3地線面：A、從EMC的角度看，地線面能減小地線阻抗，從而減小地線騷擾；B、在雙層板上使用地線面時，地線面必須位于需要這種低阻抗地線的信號走線的下面（或上面）；C、地線面上因分開數字地和模擬地而需要開槽時，高速信號線不應跨越槽縫，以免環路面積擴大；必要時可以槽上架“橋”。例如A/D變換器就可置于橋上，其“地”腳如果在模擬地一側，數字信號的回流就可過“橋”回到地腳，從而使環面積最小。2.5.4環路面積當無法使用地線面時，為保證PCB的最小差模輻射和對外界騷擾的敏感度，必須在高頻電路或敏感電路的鄰近設置一根地線，以保證環路面積最小。2.5.5輸入輸出地的結構A、為了給濾波或屏蔽電路提供一個“干凈地”，在布線時應考慮在PCB上留一小區域作為“干凈地”，所有輸入輸出線的濾波和屏蔽必須聯到“干凈地”上，“干凈地”與內部的地線只能在一點相連，這種布線可濾除共模電流；B、不應將數字電路的地線面與模擬電路地線面的區域重疊，因為這樣會使數字信號耦合進模擬電路。2.5.6 多層板的設計原則A、電源平面應靠近地平面，并且安排在接地平面之下；B、 布線層應安排與整塊金屬平面相鄰；C、把數字電路與模擬電路分開，有條件時將數字電路與模擬電路安排在不同層內。如果一定要安排在同層，可采用開溝，加接地線條，分隔等方法；模擬的和數字的地、電源都要分開，不能混用；D、在中間層的印制線條形成平面波導，在表面層形成微帶線；E、時鐘電路和高頻電路是主要的騷擾和輻射源，一定要單獨安排，遠離敏感電路；F、不同層所含的雜散電流和高頻輻射電流不同，布線時不能同等看待；2.5.7 在確定印制線條間距和邊距時應遵守下述以下原則：A、2-H原則所有的具有一定電壓的印制板都會向空間輻射電磁能量，為減小這個效應，印制板的物理尺寸都應該比最靠近的接地板的物理尺寸小20H，其中H是兩層印制板的間距。B、2-W原則當兩條印制線間距比較小時，兩線之間會發生感應耦合，會使有關電路功能失常。為此，應保持任何線條間不小于二倍的印制線條寬度，即不小于2W，W為印制線路的寬度。印制線條的寬度取決于線條阻抗的要求，太寬會減少布線的密度，增加成本；太窄會影響傳輸到終端的信號的波形和強度。2.6接地設計2.6.1接地的兩個含義：為電路或系統提供一個參考的等電位點或面。為電流流回源提供一條低阻抗路徑。2.6.2接地設計的原則A、在接地設計時，要根據實際情況選擇接地方式及接地點；B、考慮到趨膚效應，接地線應選用帶狀編織線；C、接地線與接地面的直流搭接阻抗應小于2.5m。接地面應經過表面處理,避免氧化、腐蝕；D、選用合適的接地方式：浮地、單點接地、多點接地和混合接地；E、單點接地是指接地只是一個物理點被定義為接地參考點，其他各需要接地的點都直接接到這一點，在高頻時，當接地線長度可以與工作波長相比擬時，就不能再用單點接地的方式而應采用多點接地； F、混合接地：只對需要高頻接地的地方采用多點接地，其余用單點接地，地線長度以0.050.15來衡量,超出此值的應采用多點接地；G、有大電流突變的場合，要用單獨接地以減少對其他電路的瞬態耦合。2.6.3接地設計準則A、電路尺寸小于0.05時可用單地接地，大于0.15時可用多點接地；對工作頻率很寬的系統要用混合接地；B、接地線要導電良好，避免高阻性，對信號線，信號回線，電源系統回線都要有單獨的接地系統，然后將這些回線接到參考點上；C、對于會出現較大電流突變的電路，要有單獨的接地系統，或者有單獨的接地回線以減小對其他電路的瞬態耦合；D、低電平電路的接地線必須交叉的地方，要使導線互相垂直；使用平衡差分電路，以盡量減小接地電路的騷擾影響；E、對于最大尺寸遠小于0.05/4的電路，應使用單點接地的雙絞線（是否屏蔽視實際情況而定），以使設備抗擾度最好；F、交直流線不能綁扎在一起；交流線本身要絞合起來；端接電纜屏蔽層時，應采用360。端接，避免使用屏蔽層辮狀引出線；G、需要用同軸電纜傳輸信號時，要通過屏蔽層提供信號回路，低頻電路可在信號源端單點接地；高頻電路則采用多點接地；高頻、低電平傳輸線要用多層屏蔽，各屏蔽層用單點接地；H、從安全出發，測試設備的地線直接與被子測設備的地線聯接；要確保接地聯接裝置能夠應付意外的故障電流，在室外終端接地時，能夠應付雷電電流的沖擊。2.7 屏蔽2.7.1屏蔽原理及材料的選擇A、屏蔽技術用來抑制電磁騷擾沿空間的傳播即切斷輻射騷擾的傳播途徑。電磁騷擾沿空間的傳播是以電磁波的方式進行的，可分為近場和遠場；B、近場低頻磁場屏蔽可采用鐵、硅鋼片、坡莫合金等高導磁率材料進行曲磁屏蔽或磁旁路。增加屏蔽厚度或采用多層屏蔽，可提高屏蔽效能，屏蔽體不需接地；C、近場高頻磁場屏蔽，因頻率較高的鐵磁性材產磁率下降，磁能增加，而應采用高導電率金屬，也不需接地，但如果屏蔽體接地良好，則還可以同時屏蔽近聲高頻電場；D、遠場電磁屏蔽，可采用高導電材料并接地；高頻時可采用薄層屏蔽。2.7.2 孔縫的處理：對非永久性接縫應加導電襯墊導電通風孔采用蜂窩式通風板，顯示器采用導電玻璃。襯墊可以是彈簧片，金屬編織網襯墊，導電橡膠條等。 2.7.3 屏蔽體有導線的穿入穿出時，在屏蔽體上應加裝貫通濾波器或濾波器連接器。2.8 濾波設計2.8.1信號濾波器構造與阻抗關系A、元件的放置：a、濾波器的接地點直接與設備地連接。b、濾波器的輸入，輸出端應分別在屏蔽體的兩側，以實現良好隔離。IL（dB）=20Log(1+Zs . Zl(Zs . Zl)Zt)B、插入損耗的計算：式中: Zs源阻抗（）zl負載阻抗（）Zt50歐姆系統中的轉移阻抗（）2.8.2 電源線濾波器的安裝：A、濾波器盡量靠近電源入口處安裝；B、安裝時濾波器的輸入/輸出端盡量遠離。避免干擾信號從輸入端直接耦合到輸出端；C、濾波器的接地點盡量靠近設備的接地點。2.8.3瞬態騷擾的抑制為了抑制瞬態騷態，應在電源線，信號線輸入端加裝放電管，壓敏電阻或硅瞬變電壓吸收二極管。2.8.4綜合設計對屏蔽、濾波、接地等措施進行綜合分析及補充。三、相關文件3.1. GB13837-97 聲音和電視廣播接收機及有關設備無線電干擾特性限值和測量方法3.2. GB/T13838-92 聲音和電視廣播接收機及有關設備輻射抗擾度特性允許值和測量方法3.3. GB/T9384-92 廣播收音機廣播電視接收機、磁帶錄音機、聲頻功率放大器（擴音機）的環境試驗要求和試驗方法3.4.如何實現電磁兼容 中國電子學會電子產業戰略研究分會 白同云 編著第二節 電源穩定穩定電源是一個電子產品穩定工作的動力源；如果在產品最初設計時就把電源設計放在系統硬件的首位，那么整個產品的電磁兼容工程就預先完成了二分之一。所以，在這一節里，介紹一下開關電源噪聲干擾的相關抑制和處理方法。平時我們所說的噪聲一般都是指外來噪聲，如雷電和其它電子設備產生的噪聲，通過公共電網竄入到所使用的電器或儀器上的噪聲，這些都影響其使用效果。開關電源的噪聲是電源本身產生的，開關電源中的二極管和晶體管，在工作過程中產生的躍變電壓和電流，通過高頻變壓器、儲能電感線圈和導線等產生的噪聲經過傳導和輻射方式污染交流電網，對通訊設備和電子儀器造成干擾。如果處理不當，開關電源就會變成一個噪聲源，因此我們必須引起充分的重視。開關電源噪聲往往按它們給負載造成影響的形式分為：額定噪聲：是指在主回路引線間傳播的噪聲；共模噪聲：是指在主回路引線和機殼間傳播的噪聲；輻射噪聲：是指通過空間向外發射的噪聲。開關電源噪聲傳遞的主要方式為 ：傳導耦合：噪聲經導線傳播進入信號電路稱作“傳導耦合”。交流電網長線及信號電路中的和線都能引起傳導耦合。公共阻抗耦合：在同一個系統中電路與電路（或設備和設備）之間為了傳遞信號總需要一個公共點電位參考點，這就形成了公共阻抗，流經公共阻抗的電流便將噪聲耦合到共它電路（或設備）中去。輻射耦合：所有元件或導線，當有電荷運動時都會輻射電磁場，電磁場又分為近場和遠場，遠場的耦合方式以電磁輻射形式為主，近場耦合又分為電容性耦合和電感性耦合。所謂電容性耦合是指設備內部元件和元件之間、導線和導線之間、導線和元件之間以及導線、元件和結構件之件由于存在著分布電容引起的，如果高電位導體中有噪聲電壓，通過分布電容使低電位導體受到影響；電感性耦合是指導體中電流流動時產生的磁通，通過互感被相鄰電路（或導線）耦合而感應的電壓。開關電源不僅能將電網上的噪聲經輸出導線直接傳遞給負載，同時它本身產生的噪聲也將會通過上述方式傳遞給負載并返回電網，在電源機殼和輸入、輸出引線間傳遞的幅度大、頻率高的共模噪聲可以通過輻射的方式發射到空中，若輸出引線或主回路引線形成了“環”則環里耦合到磁通便感應到噪聲，亦即共模噪聲雖然只在引線和機殼間傳遞，但通過近場感應耦合，它將會有一部分在輸出引線間轉換成額定噪聲的形式。因此，如果用示波器在電源輸出端觀察紋波電壓時，除了鋸齒波和低頻調制波外，還可以看到疊加有尖峰噪聲。對于開關電源的噪聲抑制和處理方法，主要有削弱噪聲源、屏蔽、濾波等幾種方法。1 削弱噪聲源開關電源所產生的噪聲又可以分為尖峰噪聲、調制噪聲和紋波噪聲。其中紋波噪聲影響較小，其抑制方法與線性電源相同，在此不作重點介紹。( 1 ) 削弱調制噪聲方法在開關電源中調制噪聲，主要是指工頻調制噪聲，主要是由于工頻濾波不好造成的。要想減小工頻噪聲，可采用較大的工頻濾波電容。除此之外,調制噪聲還有開關頻率所產生的。它主要是由輸出濾波電容充、放電引起的。假如該電容容量較小，在重負載時會使充放電電流增大，便會產生較大的噪聲。要想削弱開關頻率的調制噪聲，可增大輸出濾波電容的容量，最好選用低感或無感電容。（2）削弱尖峰噪聲的方法 所謂尖峰噪聲，實際上是一種有較大幅度的窄脈沖；它的頻帶比較寬而且諧波比較豐富。在天關電源中產生尖峰噪聲的原因主要有以下幾個方面： 一是開關功率晶體管感性負載是高頻變壓器或儲能電感。在開關管導通的瞬間，變壓器初級出現很大的電流，它在開關管過激勵較大時將造成尖峰噪聲。這個尖峰噪聲實際上是尖脈沖，它輕者造成干擾，重者有可能擊空開關管。解決的辦法是：可在開關管的集電極和發射極之間，并接一個RC串聯阻尼網絡或阻尼電容。該電容也可以并接在變壓器的初級繞組上，這樣不但可以縮短產生高變化率電流環路的長度，從而減少噪聲的輻射，而且還可以增加開關管集一射極電壓的上升時間，減少初級繞組上的電壓變化率，從而削弱尖弱峰噪聲。 二是由高頻變壓器產生的噪聲。當開關管處理截止狀態時，變壓器的漏感會使開關管的集一射極間出現電壓過沖。由于漏感、引線電感和分布電容的存在，將在電路中產生振鈴噪聲。為了避免變壓器漏感造成電壓過沖，在設計制造變壓器時要盡可能地減小漏感和分布電容，并保證在任何情況下不發生磁飽和。除選用高導磁床，高居里點的磁心及采用緊耦合的繞制線圈工藝外，還可以在變壓器初級繞組上并聯一個由二極管和RC組成的阻尼網絡，它能用來阻尼變壓器次級繞組的振制二極管兩端的反向電壓。 三 是由輸出整流二極管產生的噪聲。在輸出整流二極管截止時，有一個反向電流，它恢復到零點的時間與結電容等因素有關。其中能將反向電流迅速恢復到零點的二極管，叫做硬恢復特性二極管。這種二極管在變壓器漏感和其它分布參數的影響下，將產生較強的高頻噪聲干擾，其頻率可達幾十兆赫。為了減小噪聲，可選用具有軟恢復特性的二極管，同時也可在整流二極管上并聯一個幾百皮法到幾萬皮法的電容。 此外，為了對低頻和高頻都能獲得良好的濾波性能，抑制產生過大的尖峰電壓，濾波電容應選用低感或無感電容。2 屏蔽對開關電源的整體或局部進行屏蔽是抑制電磁耦合及輻射干擾的有效措施。所謂屏蔽就是利用金屬板、網或盒將噪聲源密封起來，將電磁場強度限定在屏蔽或盒以上的空間，為了取得良好的效果、屏蔽材料盡量選用高導磁率和高導電率的金屬材料。材料厚度要滿足噪聲衰減的要求，原則上是材料越厚屏蔽效果越好。屏蔽盒密封要嚴，但考慮到散熱，屏蔽需留散熱孔。為了兼顧屏蔽和散熱兩者的效果，在保證散熱的情況下，要盡量少打孔、打小孔、打圓孔。屏蔽可以分為靜電屏蔽、電磁屏蔽和磁屏蔽。靜電屏蔽通常利用低電阻材料制成屏蔽罩，它能使內部的電力線不傳到外部，同時外部的電力線不影響內部，用以清除兩個電路之間由于分布電容的耦合而產生的干擾。如開關電源靜電屏蔽主要用于高頻變壓器和開關管上。在變壓器初、次級繞組之間卷一圈銅鉑隔離層，就能起到靜電屏蔽的作用。為了保證屏蔽效果，該銅鉑的尺寸應與層間絕緣紙一樣大小，并且要接地。不接地或接地電阻過大，就不起屏蔽作用或屏蔽效果不好。為了抑制高壓開關管截止時高電壓對電源機體的影響，可在開關管的集電極和機體散熱器之間安放一層低電阻金屬板，并將該金屬板和發射極相連以抑制高壓開關管和機體間的干擾。電磁屏蔽主要用來減小高頻電磁場的干擾，它利用電磁場在屏蔽體內產生渦流起屏蔽作用，它的屏蔽方法與靜電屏蔽基本相同，可以不接地。但是由于不接地會增加靜電耦合和產生對干擾電壓的感應，所以，盡管是電磁屏蔽，也還是接地為好。對于變壓器漏泄磁場產生的噪聲，可采用磁屏蔽的辦法加以解決。就是用銅板或鐵板軋制成變壓器外廓形狀，覆蓋在變壓器的外側既可。應該引起注意的是，電磁屏蔽在低頻時不是十分有效的，屏蔽一個磁場要用諸如坡莫合金之類的導磁率材料才行。為了防止脈沖變壓器，高頻變壓器等磁通的泄漏要用坡莫合金材料將它們罩起來，或是采用具有磁屏蔽作用的罐形鐵氧體磁心。除了對元器件進行屏蔽之外，有時還需要將整個電源屏蔽起來，方法與上述基本相同。3 濾波濾波技術是抑制噪聲的一種有利的措施，尤其是低頻噪聲和傳導性噪聲。這里所說的傳導干擾，是指通過電路從干擾源所在的領域傳導到另一領域的干擾，它包括被污染電網中的干擾進入電源，并通過電源傳輸到負載的干擾；負載產生的干擾反向竄入電源，并通過電源傳輸到電網和正向傳輸到負載的干擾。 傳導干擾可分為常態干擾和共模干擾。常態干擾在兩導線之間傳輸，屬于對稱性干擾。共模干擾在導線為常態干擾和其模干擾。常態干擾在兩導線之間傳輸，屬于對稱性干擾。共模干擾在導線與地（機殼）之間傳輸，屬于非對稱性干擾。在一般情況下，常態干擾幅度小、頻率低，所造成的干擾較小；共模干擾幅度大、頻率高，還可以通過導線產生輻射，因而所告成的干擾較大。要清除或削弱傳導干擾，除了抑制干擾源以外，最有效的方法就是濾波技術，在開關電源的輸出和輸入電路中設置濾波器。在設計濾器時要注意，濾波器本身必須屏蔽；屏蔽盒的蓋子和殼體要有良好的電氣接觸；所用的電容器的引線要盡可能的短；濾波器的輸入端和輸出端引線必須相互隔離；濾波器應盡量靠近需要濾波的部件等。對于開關電源來說，因為功率大，結構緊湊，其噪聲的產生和傳遞是頗為復雜的，各種措施的有效性亦將隨之而異，指望一種即簡單又萬能的方法是不現實的，通常在設計開始時便著手考試噪聲的抑制，并始終貫穿在電路設計、元器件選擇、結構工藝布局等到所有方面，往往在完成結構時要通過反復實踐，才能得到較滿意的效果。第三節 MPEG簡介網絡應用最重要的目標之一就是進行多媒體通信。多媒體信息主要包括圖像、聲音和文本三大類其中視頻、音頻等信號的信息量是非常大的。而且這些信息的表達方式、輸入、輸出的要求也各不相同，因此在多媒體通信中，對這些數據進行有效的表達和適當處理是非常重要的。其中，多媒體信息的壓縮技術是多媒體通信領域的關鍵技術之一。MPEG應運而生，對多媒體通信的發展起到了革命性的推動作用。MPEG是動態圖象專家組的英文縮寫，這個專家組始建于1988年，專門負責為CD建立視頻和音頻標準，其成員均為視頻、音頻及系統領域的技術專家。由于ISO/IEC1172壓縮編碼標準是由此小組提出并制定MPEG由此揚名世界。對于今天我們所范指的MPEG-X版本，是指一組由ITU和ISO制定發布的視頻、音頻和數據的壓縮標準。MPEG的締造者們原先打算開發四個版本：MPEG1-MPEG4，以適用于不同帶寬和數字影像質量的要求。后由于MPEG3被放棄，MPEG現在的版本：MPEG-1，MPEG-2，MPEG-4，MPEG-7。總體來說，MPEG在三方面優于其他壓縮/解壓縮方案。首先，由于在一開始它就是做為一個國際化的標準來研究制定，所以，MPEG具有很好的兼容性。其次，MPEG能夠比其他算法提供更好的壓縮比，最高可達200:1。更重要的是，MPEG在提供高壓縮比的同時，對數據的損失很小。MPEG-1MPEG-1制定于1992年，為工業級標準而設計，可適用于不同帶寬的設備，如CD-ROM、Video-CD、CD-i。它可針對SIF標準分辨率(對于NTSC制為352X240；對于PAL制為352X288)的圖象進行壓縮，傳輸速率為1.5Mbits/sec，每秒播放30幀，具有CD(指激光唱盤)音質，質量級別基本與VHS相當。MPEG的編碼速率最高可達4- 5Mbits/sec，但隨著速率的提高，其解碼后的圖象質量有所降低。MPEG-1也被用于數字電話網絡上的視頻傳輸，如非對稱數字用戶線路(ADSL)，視頻點播(VOD)，以及教育網絡等。同時，MPEG-1也可被用做記錄媒體或是在INTERNET上傳輸音頻。MPEG-2MPEG-2制定于1994年，設計目標是高級工業標準的圖象質量以及更高的傳輸率。MPEG-2所能提供的傳輸率在3-10Mbits/sec間,其在NTSC制式下的分辨率可達720X486，MPEG-2也可提供并能夠提供廣播級的視像和CD級的音質。MPEG-2的音頻編碼可提供左右中及兩個環繞聲道,以及一個加重低音聲道，和多達7個伴音聲道(DVD可有8種語言配音的原因)。由于MPEG-2在設計時的巧妙處理，使得大多數MPEG-2解碼器也可播放MPEG-1格式的數據，如VCD。MPEG-2除了做為DVD的指定標準外，MPEG-2還可用于為廣播，有線電視網，電纜網絡以及衛星直播提供廣播級的數字視頻。MPEG-2的另一特點是，其可提供一個較廣的范圍改變壓縮比，以適應不同畫面質量，存儲容量，以及帶寬的要求。對于最終用戶來說，由于現存電視機分辨率限制，MPEG-2所帶來的高清晰度畫面質量(如DVD畫面)在電視上效果并不明顯，到是其音頻特性(如加重低音，多伴音聲道等)更引人注目。MPEG-4MPEG-4標準主要應用于視像電話(videophone)，視像電子郵件(VideoEmail)、電子新聞(Electronic news) 等，其傳輸速率要求較低，在4800-64000bits/sec之間，分辨率為176X144。MPEG-4利用很窄的帶寬，通過幀重建技術，壓縮和傳輸數據，以求以最少的數據獲得最佳的圖像質量。MPEG7繼MPEG4 之后，要解決的矛盾就是對日漸龐大的圖像、聲音信息的管理和迅速搜索。針對這個矛盾，MPEG 提出了解決方案MPEG7。MPEG7力求能夠快速且有效地搜索出用戶所需的不同類型的多媒體資料。該工作提議于1998年10月提出，預計于2001年初最終完成并公布。MPEG7 將對各種不同類型的多媒體信息進行標準化的描述，并將該描述與所描述的內容相聯系，以實現快速有效的搜索。該標準不包括對描述特征的自動提取，它也沒有規定利用描述進行搜索的工具或任何程序。其正式的稱謂“多媒體內容描述接口。MPEG7可獨立于其它MPEG 標準使用，但MPEG4 中所定義的對音、視頻對象的描述適用于MPEG7，這種描述是分類的基礎。另外我們可以利用MPEG7 的描述來增強其它MPEG 標準的功能。MPEG7 的應用范圍很廣泛，既可應用于存儲（在線或離線），也可用于流式應用（如廣播、將模型加入Internet 等）。它可以在實時或非實時環境下應用。如：數字圖書館（圖象目錄，音樂字典等）；多媒體名錄服務（如黃頁）；廣播媒體選擇（無線電信道，TV信道等）；多媒體編輯（個人電子新聞業務，媒體寫作）等。數字視頻編解碼技術及其標準數字視頻編解碼技術的國際標準通常是由國際標準化組織ISO在國際電信聯盟ITU的技術建議的基礎上制訂的。其演變進程如下圖所示：2003年5月，國際電聯已經正式命名了H.264建議。國際標準化組織在即將頒布的正式標準中將其命名為MPEG-4的第10部分，業界稱其為AVC（Advanced Video Codec）。中國信息產業部于2002年批準設立了“數字視音頻編解碼技術標準化工作組”（簡稱AVS）。2003年年底，該工作組將正式上報中國視頻編解碼標準的建議稿，該建議很可能會在2004年被批準為部頒標準和國家標準。AVS采取了與AVC相同的技術路線，但具體格式很可能不與AVC兼容。MPEG-4 Part 10 / H.264集中體現了當今國際視頻編碼解碼技術的最新成果：在同等視覺品質下, 壓縮比平均至少提高50%支持交互式應用所需的低延遲模式支持隨機幀索取支持可變碼率支持多種分辨率下面的試驗數據出自MPEG官方網站，給出了H.264 / H.26L與MPEG-2、MPEG-4的比較結果：H.264與MPEG-2的比較：在CIF尺寸、1Mbps碼率、30幀/秒的情況下，使用H.264算法制作的媒體流在3個分量的信躁比與使用MPEG2制作的媒體流相比，有不同程度的明顯的增益。H.264在極低碼率下與MPEG-4的比較：下圖表現了在極低碼率（32-128Kbps）的情況下，H.26L與MPEG-4相比具有性能倍增效應，即：相同碼率的H.26L媒體流和MPEG-4媒體流相比，H.26L擁有大約3個分貝的增益（畫質水平倍增）。32Kbps的H.26L媒體流，其信躁比與128K的MPEG-4媒體流相近。即在同樣的畫面質量下，H.26L的碼率僅僅為MPEG-4的四分之一。H.26L在中低碼率下與MPEG-4比較：下圖表現了在中低碼率（32-128Kbps）的情況下，H.26L與MPEG-4相比具有性能倍增效應。H.26L與MPEG-4的畫面效果比較如下圖：下圖左為MPEG-4在碼率為1Mbps情況下的畫面質量，右為H.26L在碼率為512Kbps情況下的畫面質量。同樣體現H.26L的性能倍增。待續第四節 傳輸線理論非理想的互連問題現代的技術已經朝著更高的速度和更小的封裝發展，這是一種不可改變的趨勢。隨之而來，在以前的數字設計過程中經常被認為微不足道或可以忽略的影響現在常常成為主要的設計焦點。在這些現代設計中必須被考慮的新變量中，非理想效應就是其中的一個方面，比如頻域衰耗、阻抗不連續和蛇行線影響等等。這些高頻的效應通常是很難模擬的，很多大學都正在不斷地研究中。所以，隨著系統速度的突飛猛進，工程師們不僅要處理技術上的難點，還必須應對大量的可變因素。在這里我們要解決許多由于非理想互連所帶來的問題，它們都必須在現代設計中被考慮。這一章的焦點是過去的設計中被極大忽略，而現在卻成為關鍵的高速時的傳輸特性問題。這里提出的許多模型中也存在許多缺點，就像過去簡單模型中的缺點一樣，這些需要在將來被修訂。隨著一些模型的調整，讀者應該一直明白這里有許多假設和近似被建立。4.1. 傳輸線損耗隨著技術的進步，數字系統正朝著更小、更快的方向發展，器件封裝和傳輸線的幾何尺寸都在縮小。而