數電實驗報告姓名：孫永光學號：00101127學院：通信工程學院計數器及其應用研究（二）一 實驗目的：1熟悉計數器的工作原理，掌握中規模計數器（MSI）邏輯功能及其應用。2掌握計數器的級聯方法，并會用中規模計數器（MSI）實現任意進制計數器。 二實驗儀器： 1 萬用表 一塊 2. 直流穩壓電源 一臺 3. 函數信號發生器 一臺 4. 雙蹤示波器 一臺 5. 邏輯分析儀 一臺 6. 數字電路實驗板 一塊三實驗說明：計數器是一種使用相當廣泛的功能器件，現在無論是TTL還是CMOS集成電路，都有品種齊全的MSI計數器。在這一節實驗中，我們所用計數器均為TTL器件，因此，以下介紹實驗中所用的幾種計數器。74LS161、74LS163可編程4位二進制同步計數器 同步計數器是指計數器內所有觸發器都在同一時鐘脈沖作用下、在同一時刻翻轉。其優點是計數速度快。74LS161和74LS163除了具有普通4位二進制同步計數器的功能外，還具有可編程計數器的編程功能。可編程計數器的編程方法有兩種，一種是由計數器的不同輸出組合來控制計數器的模；另一種是通過改變計數器的預置輸入數據來改變計數器的模。這兩種編程方法也同樣適用于其它可編程計數器。74LS161具有異步清零、同步置數的功能。其中，Cr 是異步清零輸入端，低電平有效；LD是同步并行置數控制端，低電平有效；P和T具有保持和禁止計數的功能，只要P和T兩端中有一端為零，計數器即為保持狀態，要正常計數，它們必須都為高電平。是進位輸出端，其平時為低電平，當74LS161計數計到最大值時，翻轉為高電平，寬度為一個時鐘周期。DA是并行數據輸入端， 是數據輸出端。圖4-2 74LS161外引線排列圖四實驗內容： 1.用VHDL語言描述模50計數器。要求完成電路設計，進行電路仿真，并下載后作功能測試。將計數器時鐘置為1HZ方波信號，輸出接譯碼、顯示電路，在數碼管上觀察輸出狀態變化。2.設計一個計數型序列碼產生電路，產生的序列碼（輸出Z)為1101000101。要求用FPGA實現，并在實驗箱上測試其功能，時鐘設置為1KHZ，在示波器上雙蹤觀察并記錄CP，Z的波形。五程序實現及仿真：1. 用VHDL語言描述模50計數器：VHDL描述：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;entity counter50 isport(- Input portsCLK: in STD_LOGIC;EN: in STD_LOGIC;CR: in STD_LOGIC;Q1: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);Q2: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);OC: OUT STD_LOGIC);end counter50;architecture ARC_COUNTER50 of counter50 isSIGNAL COUNT1:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL COUNT2:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL COUNT:STD_LOGIC_VECTOR(7 DOWNTO 0);begin PROCESS(CR,CLK,EN) BEGIN IF CR=0 THEN COUNT10); COUNT20); ELSIF CLKEVENT AND CLK=1 THEN IF EN=1THEN IF COUNT24 THEN IF COUNT19 THEN COUNT1=COUNT1+1; ELSIF COUNT1=9 THEN COUNT1=0000; COUNT2=COUNT2+1; END IF; ELSIF COUNT2=4 THEN IF COUNT19 THEN COUNT1=COUNT1+1; ELSIF COUNT1=9 THEN COUNT1=0000; COUNT2=0000; END IF; END IF; END IF; END IF; END PROCESS; PROCESS (COUNT1,COUNT2) BEGIN COUNT=COUNT1&COUNT2; IF COUNT=49 THEN OC=1; ELSE OC=0; END IF; END PROCESS; Q1=COUNT1; Q2=COU