第3章集成邏輯門電路 3 1概述 常用的邏輯門電路 一 門電路的作用和常用類型 按電路結構不同分 按功能特點不同分 輸入端和輸出端都用三極管的邏輯門電路 用互補對稱MOS管構成的邏輯門電路 CMOS即ComplementaryMetal Oxide Semiconductor TTL即Transistor TransistorLogic 一 門電路的作用和常用類型 高電平和低電平為某規定范圍的電位值 而非一固定值 由門電路種類等決定 二 高電平和低電平的含義 在TTL門電路中 在2 4 3 6V范圍內的電壓都稱為高電平 標準高電平USH常取3V 在0 0 8V范圍內的電壓都稱為低電平 標準低電平USL常取0 3V 二 高電平和低電平的含義 3 2基本邏輯門電路 3 2 1二極管的開關特性 當輸入uI為高電平UIH時 二極管正向導通 可等效為一個具有0 7V壓降的閉合開關 一 二極管的靜態開關特性 當輸入uI為低電平UIL時 二極管反向截止 相當于開關斷開 一 二極管的靜態開關特性 3 2 1二極管的開關特性 輸入脈沖電壓波形 二 二極管的動態開關特性 實際電流波形 當輸入uI為低電平 使uBE Uth時 三極管截止 iB 0 iC 0 C E間相當于開關斷開 三極管關斷的條件和等效電路 負載線 飽和區 放大區 截止區 三極管截止狀態等效電路 uI UIL Uth為門限電壓 一 三極管的靜態開關特性 3 2 2三極管的開關特性 飽和區 放大區 一 三極管的靜態開關特性 uI增大使iB增大 從而工作點上移 iC增大 uCE減小 截止區 三極管截止狀態等效電路 S為放大和飽和的交界點 這時的iB稱臨界飽和基極電流 用IB sat 表示 相應值 IC sat 為臨界飽和集電極電流 UBE sat 為飽和基極電壓 UCE sat 為飽和集電極電壓 對硅管 UBE sat 0 7V UCE sat 0 3V 三極管在臨界飽和點仍然具有放大作用 uI增大使uBE Uth時 三極管開始導通 iB 0 三極管工作于放大導通狀態 飽和區 放大區 截止區 三極管截止狀態等效電路 uI UIH 三極管開通的條件和等效電路 當輸入uI為高電平 使iB IB sat 時 三極管飽和 uBE UCE sat 0 3V 0 C E間相當于開關合上 三極管飽和狀態等效電路 一 三極管的靜態開關特性 iB愈大于IB sat 則飽和愈深 由于UCE sat 0 因此飽和后iC基本上為恒值 即iC IC sat 開關工作的條件 例 下圖電路中 50 UBE sat 0 7V UIH 3 6V UIL 0 3V 為使三極管開關工作 試選擇RB值 并對應輸入波形畫出輸出波形 解 1 根據開關工作條件確定RB的取值 uI UIL 0 3V時 三極管滿足截止條件 uI UIH 3 6V時 為使三極管飽和 應滿足iB IB sat 所以求得RB 29k 可取標稱值27k 2 對應輸入波形畫出輸出波形 可見 該電路在輸入低電平時輸出高電平 輸入高電平時輸出低電平 因此構成三極管非門 由于輸出信號與輸入信號反相 故又稱三極管反相器 三極管截止時 iC 0 uO 5V 三極管飽和時 uO UCE sat 0 3V 上例中三極管反相器的工作波形是理想波形 實際波形如左圖所示 uI從UIL正跳到UIH時 三極管將由截止轉變為飽和 iC從0逐漸增大到IC sat uC從VCC逐漸減小為UCE sat uI從UIH負跳到UIL時 三極管不能很快由飽和轉變為截止 而需要經過一段時間才能退出飽和區 二 三極管的動態開關特性 從uI正跳變開始到iC上升到0 9IC sat 所需的時間ton稱為三極管開通時間 在工作頻率不高時 可忽略開關時間 而工作頻率高時 必須考慮開關速度是否合適 否則導致不能正常工作 從uI負跳變開始到iC下降到0 1IC sat 所需的時間toff稱為三極管關斷時間 通常toff ton 二 三極管的動態開關特性 開關時間主要由于電荷存儲效應引起 要提高開關速度 必須降低三極管飽和深度 加速基區存儲電荷的消散 沒有電荷存儲效應 SBD的導通電壓只有0 4V而非0 7V 因此UBC 0 4V時 SBD便導通 使UBC鉗在0 4V上 降低了飽和深度 在普通三極管的基極和集電極之間并接一個肖特基勢壘二極管 簡稱SBD 三 抗飽和三極管 一 MOS管的靜態開關特性 3 2 3MOS管的開關特性 當uGS UGS th 時 NMOS管截止 漏極電流iD 0 輸出uO VDD 這時 NMOS管相當于開關斷開 一 MOS管的靜態開關特性 當uGS UGS th 時 NMOS管導通 漏極電流iD VDD RD RON 如其導通電阻RD RON 則輸出uO 0V 這時 NMOS管相當于開關接通 uI從0V正躍到高電平VDD時 NMOS管經過ton時間延遲后由截止轉為導通 uI從高電平VDD負躍到0V時 NMOS管經過toff時間延遲后由導通轉為截止 二 MOS管的動態開關特性 一 二極管與門電路 3 2 4分立元件門電路 邏輯表達式Y AB 一 二極管與門電路 3 2 4分立元件門電路 使能端 與門任一輸入端都可作使能端 使能端B的信號可控制A端的輸入信號能否通過與門傳送到Y輸出端 二 二極管或門電路 邏輯表達式Y A B 3 2 4分立元件門電路 三 非門電路 3 2 4分立元件門電路 3 3TTL集成邏輯門 3 3 1TTL與非門 一 TTL與非門的工作原理 輸入級由多發射極管V1和電阻R1組成 用以實現輸入變量A B的與運算 VD1和VD2為輸入鉗位二極管 用以抑制輸入端出現的負極性干擾 正常信號輸入時 VD1和VD3不工作 當輸入的負極性干擾電壓大于二極管導通電壓時 二極管導通 輸入端負電壓被鉗在 0 7V上 這不但抑制了輸入端的負極性干擾 對V1還有保護作用 一 TTL與非門的工作原理 中間級由V2和R2 R3組成 V2集電極和發射極分別輸出兩個不同邏輯電平的信號 分別驅動V3和V5 3 3 1TTL與非門 一 TTL與非門的工作原理 輸出級由V3 V4 V5和R4 R5組成 其中V3和V4組成的復合管和V5分別由V2的集電極和發射極輸出兩個不同的邏輯電平控制 因此V3 V4和V5工作在兩個相反的狀態 3 3 1TTL與非門 輸入端有低電平時 輸出高電平 輸入低電平端對應的發射結導通 uB1 0 7V 0 3V 1V 因此 V2 V5截止 0 3V3 6V 一 TTL與非門的工作原理 V3 V4處于導通狀態 uY 5V 0 7V 0 7V 3 6V電路輸出為高電平 V2截止使uC2 VCC 5V VCC經R1使V1集電結和V2 V5發射結導通 使uB1 2 1V 因此 V1發射結反偏而集電極正偏 稱處于倒置放大狀態 這時V2 V5飽和 輸入端都為高電平時 輸出低電平 3 6V3 6V 一 TTL與非門的工作原理 uC2 UCE2 sat uBE5 0 3V 0 7V 1V 使V3導通 而V4截止 uY UCE5 sat 0 3V電路輸出為低電平 因此 輸入均為高電平時 輸出為低電平 該電路實現了與非邏輯功能 即 二 TTL與非門電氣特性 1 電壓傳輸特性 門電路輸出電壓隨輸入電壓變化的特性 二 TTL與非門電氣特性 1 電壓傳輸特性 二 TTL與非門電氣特性 1 電壓傳輸特性 二 TTL與非門電氣特性 1 電壓傳輸特性 二 TTL與非門電氣特性 1 電壓傳輸特性 二 TTL與非門電氣特性 2 閾值電壓 關門電壓 開門電壓和噪聲容限 噪聲容限越大 抗干擾能力越強 指輸出為額定高電平的90 時 允許在輸入低電平上疊加的正向噪聲電壓 UNL UOFF UIL 指輸出額定低電平時 允許在輸入高電平上疊加的負向噪聲電壓 UNH UIH UON 噪聲容限UN又稱抗干擾能力 表示門電路在輸入電壓上允許疊加多大的噪聲電壓下仍能正常工作 2 閾值電壓 關門電壓 開門電壓和噪聲容限 3 輸入負載特性 為了保證與非門關閉 RI增大到使uI上升到UOFF值時所對應的RI值 稱關門電阻 ROFF 只要RI ROFF 與非門就處于關閉狀態 輸入電壓隨輸入端對地電阻變化的特性 3 輸入負載特性 為了保證與非門開通 RI增大到使uI上升到UON值時所對應的RI值 稱開門電阻 RON 只要RI RON 與非門就處于開通狀態 輸入電壓隨輸入端對地電阻變化的特性 邏輯0 圖 b 中 RI 5 6k RON 2k 相當于輸入高電平1 邏輯1 解 圖 a 中 RI 470 ROFF 800 相當于輸入低電平0 因此 因此 圖 c 中 輸入端B懸空 相當于輸入高電平1 因此 邏輯1 4 輸出負載特性 灌電流負載 外接負載電流流入與非門的輸出端的負載 與非門輸出低電平UOL時 帶灌電流負載 4 輸出負載特性 拉電流負載 負載電流從與非門的輸出端流向外接負載門的負載 與非門輸出高電平UOH時 帶拉電流負載 例 如圖所示為CT74LS系列TTL與非門組成的電路 已知輸出高電平UOH 3V 輸出高電平最大電流IOH max 0 4mA 輸出低電平最大電流IOL max 8mA 外接負載門輸入低電平電流IIL 0 4mA 輸入高電平電流IIH 20uA 試求與非門G能帶多少同類與非門 因此 G門的輸出低電平時 最多可驅動20個同類與非門 解 1 輸出低電平 UOL 0 3V時 帶灌電流負載門的個數NOL為 例 如圖所示為CT74LS系列TTL與非門組成的電路 已知輸出高電平UOH 3V 輸出高電平最大電流IOH max 0 4mA 輸出低電平最大電流IOL max 8mA 外接負載門輸入低電平電流IIL 0 4mA 輸入高電平電流IIH 20uA 試求與非門G能帶多少同類與非門 因此 G門的輸出高電平時 最多可驅動10個同類與非門 解 2 輸出高電平 UOH 3V時 帶拉電流負載門的個數NOH為 輸入電壓波形上升沿0 5UIm處到輸出電壓波形下降沿0 5UOm處間隔的時間稱導通延遲時間tPHL 5 平均傳輸延遲時間 輸入電壓波形下降沿0 5UIm處到輸出電壓波形上升沿0 5UOm處間隔的時間稱截止延遲時間tPLH 平均傳輸延遲時間tpd tPHL tPLH tpd越小 則門電路開關速度越高 工作頻率越高 由于三極管存在開關時間 元器件及連線存在一定的寄生電容 因此輸入矩形脈沖時 輸出脈沖將延遲一定時間 6 功耗 延遲積 常用功耗P和平均傳輸延遲時間tpd的乘積 簡稱功耗 延遲積 M來綜合評價門電路的性能 即M Ptpd 性能優越的門電路應具有功耗低 工作速度高的特點 然而這兩者是矛盾的 M又稱品質因素 其值越小 說明綜合性能越好 三 與非門的應用 1 構成與門 或門和非門 三 與非門的應用 2 構成控制電路 脈沖信號 控制信號 輸出信號 當B端為低電平時 Y輸出為高電平 A端輸入的脈沖信號不能通過與非門 當B端為高電平時 A端輸入的脈沖信號以反相的形式通過與非門 三 與非門的應用 3 構成邏輯狀態測試筆 G1門輸入低電平 輸出高電平 測試探針A懸空 G2門輸出低電平 LED1熄滅 G3門輸入高電平 輸出低電平 G4門輸出高電平 LED2熄滅 三 與非門的應用 3 構成邏輯狀態測試筆 G1門輸入高電平 輸出低電平 測試探針A測得高電平 G2門輸出高電平 LED1發光 G3門輸入高電平 輸出低電平 G4門輸出高電平 LED2熄滅 VD1導通 VD 截止 三 與非門的應用 3 構成邏輯狀態測試筆 G1門輸入低電平 輸出高電平 測試探針A測得低電平 G2門輸出低電平 LED1熄滅 G3門輸入低電平 輸出高電平 G4門輸出低電平 LED2發光 VD1截止 VD 導通 三 與非門的應用 3 構成邏輯狀態測試筆 測試探針A測得周期性低速脈沖信號 LED1 LED2交替發光 即OpenCollectorGate 簡稱OC門 3 3 2其他功能的TTL門電路 一 集電極開路與非門 1 OC門的工作原理 使用時需外接上拉電阻RL VC可以等于VCC也可不等于VCC 常用的有集電極開路與非門 三態門 或非門 與或非門和異或門等 它們都是在與非門基礎上發展出來的 TTL與非門的上述特性對這些門電路大多適用 輸入都為高電平時 V2和V5飽和導通 輸出為低電平UOL 0 3V 輸入有低電平時 V2和V5截止 輸出為高電平UOH VC 因此具有與非功能 一 集電極開路與非門 1 OC門的工作原理 工作原理 3 3 2其他功能的TTL門電路 相當于與門作用 因為Y1 Y2中有低電平時 Y為低電平 只有Y1 Y2均為高電平時 Y才為高電平 故Y Y1 Y2 2 集電極開路與非門的主要應用 1 實現線與邏輯 兩個或多個OC門的輸出端直接相連 相當于將這些輸出信號相與 稱為線與 2 集電極開路與非門的主要應用 1 實現線與邏輯 兩個或多個OC門的輸出端直接相連 相當于將這些輸出信號相與 稱為線與 只有OC門才能實現線與 普通TTL門輸出端不能并聯 否則可能損壞器件 注意 2 驅動發光二極管 例 下圖為用OC門驅動發光二極管LED的顯示電路 已知LED的正向導通壓降UF 2V 正向工作電流IF 10mA 為保證電路正常工作 試確定RC的值 解 為保證電路正常工作 應滿足 因此RC 270 分析 該電路只有在A B均為高電平 使輸出uO為低電平時 LED才導通發光 否則LED中無電流流通 不發光 要使LED發光 應滿足IRc IF 10mA 3 實現電平轉換 TTL與非門有時需要驅動其他種類門電路 而不同種類門電路的高 低電平標準不一樣 應用OC門就可以適應負載門對電平的要求 OC門的UOL 0 3V UOH VDD 正好符合CMOS電路UIH VDD UIL 0的要求 解 計算負載電阻RL的原則是 外接RL后 OC門輸出的高電平應大于其下限值UOH min 輸出的低電平應小于其上限值UOL max 將UOH min 2 4V IOH 50uA IIH 40uA n 4 m 5代入計算后得 1 輸出高電平時 求最大負載電阻RL max 如圖所示 當負載電阻RL max 的增大時 OC門輸出的高電平UOH會下降 但必須大于輸出的高電平下限值UOH min 由此可求出RL的最大值RL max 為 解 計算負載電阻RL的原則是 外接RL后 OC門輸出的高電平應大于其下限值UOH min 輸出的低電平應小于其上限值UOL max 將UOL max 0 4V IOL 16mA IIH 1 mA m 5代入計算后得 2 輸出低電平時 求最小負載電阻RL min 如圖所示 這時應根據一個OC門開通 V5飽和導通 輸出的低電平UOL來計算RL max OC門的IOL增大時 其UOL會上升 但應小于其上限值UOL max 由此可求出RL的最小值RL min 為 RL的選擇范圍為418 RL 4 33k 即Three StateLogicGate 簡稱TSL門 1 1 截止 二 三態輸出門 1 三態輸出門的工作原理 工作原理 0 3V 0 EN 0時 P 0 uP 0 3V 1V 截止 另一方面 V1導通 uB1 0 3V 0 7V 1V V2 V5截止 這時 輸出端呈現高阻態 即輸出Y處于懸浮狀態 1V 導通 截止 截止 Z 這時VD導通 使uC2 0 3V 0 7V 1V V3微通 使V4截止 二 三態輸出門 1 三態輸出門的工作原理 工作原理 導通 0 二 三態輸出門 1 三態輸出門的工作原理 2 三態輸出門的應用 2 用三態輸出門構成雙向總線 2 用三態輸出門構成雙向總線 三 或非門 1 或非門的工作原理 當輸入A或B為高電平1時 V2或V2 和V5飽和導通 V4截止 輸出Y 0 只有當A和B同時為低電平0時 V2和V2 V5同時截止 V4導通 輸出Y 1 工作原理 2 或非門的應用 2 構成異或門 3 3 3其他系列的TTL門電路 一 肖特基系列 優點 1 采用了抗飽和三極管 2 采用了有源泄放電路 3 改善了電壓傳輸特性 二 低功耗肖特基系列 優點 1 低功耗 2 采用肖特基二極管和抗飽和三極管 提高了電路的工作速度 3 3 3其他系列的TTL門電路 3 3 4TTL數字集成電路的系列 用于民品 用于軍品 具有完全相同的電路結構和電氣性能參數 但CT54系列更適合在溫度條件惡劣 供電電源變化大的環境中工作 一 CT54系列和CT74系列 向高速發展 向低功耗發展 二 TTL邏輯門電路各子系列的性能比較 向減小功耗 延遲積發展 其中 LSTTL系列綜合性能優越 品種多 價格便宜 ALSTTL系列性能優于LSTTL 但品種少 價格較高 因此實用中多選用LSTTL 在不同子系列TTL中 器件型號后面幾位數字相同時 通常邏輯功能 外型尺寸 外引線排列都相同 但工作速度 平均傳輸延遲時間tpd 和平均功耗不同 實際使用時 高速門電路可以替換低速的 反之則不行 雙列直插14引腳四2輸入與非門 3 3 5其他雙極型集成邏輯門電路 一 射極耦合邏輯門電路 又稱ECL門電路 優點 1 開關速度高 2 負載能力強 3 邏輯組合靈活 3 3 5其他雙極型集成邏輯門電路 二 集成注入邏輯門電路 又稱I2L門電路 當輸入A為低電平時 V2截止 V1的集電極電流Io從輸入端A流出 輸出C1和C2為高電平 工作原理 當輸入A為高電平或懸空時 V1的集電極電流Io流入V2基極 V2飽和導通 輸出C1和C2為低電平 優點 1 電路結構簡單 集成度高 2 工作電壓低 功耗小 3 品質因數好 3 3 6TTL集成邏輯門電路的使用注意事項 一 輸出端的連接 普通TTL門輸出端不允許直接并聯使用 三態輸出門的輸出端可并聯使用 但同一時刻只能有一個門工作 其他門輸出處于高阻狀態 集電極開路門輸出端可并聯使用 但公共輸出端和電源VCC之間應接負載電阻RL 輸出端不允許直接接電源VCC或直接接地 輸出電流應小于產品手冊上規定的最大值 二 閑置輸入端的處理 與門和與非門的多余輸入端接邏輯1或者與有用輸入端并接 接VCC 通過1 10k 電阻接VCC 與有用輸入端并接 TTL電路輸入端懸空時相當于輸入高電平 做實驗時與門和與非門等的多余輸入端可懸空 但實際使用中多余輸入端一般不懸空 以防止干擾 3 3 6TTL集成邏輯門電路的使用注意事項 或門和或非門的多余輸入端接邏輯0或者與有用輸入端并接 三 電源電壓及電源干擾的消除 對54系列電源電壓應滿足 5 10 V 對74系列電源電壓應滿足 5 5 V 為防止動態尖峰電流或脈沖電流通過公共電源內阻耦合到邏輯電路造成干擾 需對電源進行濾波 連線要盡量短 最好用絞合線 整體接地要好 地線要粗而短 焊接用的電烙鐵不大于25W 焊接時間要短 焊接完畢后 只能用少許酒精清洗 四 電路安裝接線和焊接應注意的問題 3 3 6TTL集成邏輯門電路的使用注意事項 3 4CMOS集成邏輯門電路 3 4 1CMOS反相器 一 電路組成 一 電路組成 3 4 1CMOS反相器 UIL 0V UIH VDD 一 電路組成 要求VDD UGS th N UGS th P 且UGS th N UGS th P 3 4 1CMOS反相器 二 工作原理 uO VDD為高電平 二 工作原理 uO 0V 為低電平 可見該電路構成CMOS非門 又稱CMOS反相器 無論輸入電平高低 VN VP中總有一管截止 使靜態漏極電流iD 0 因此CMOS反相器靜態功耗極微小 二 工作原理 3 4 2其他功能的CMOS門電路 一 CMOS與非門和或非門 1 CMOS與非門 CMOS與非門的工作原理 CMOS與非門的工作原理 2 CMOS或非門 輸入中有高電平時 輸出為低電平 輸入全為低電平時 輸出為高電平 二 漏極開路的CMOS門 簡稱OD門 與OC門相似 常用作驅動器 電平轉換器和實現線與等 需外接上拉電阻RD 由一對參數對稱一致的增強型NMOS管和PMOS管并聯構成 三 CMOS傳輸門 MOS管的漏極和源極結構對稱 可互換使用 因此CMOS傳輸門的輸出端和輸入端也可互換 當C VDD uI 0 VDD時 VN VP中至少有一管導通 輸出與輸入之間呈現低電阻 相當于開關閉合 即uO uI 稱傳輸門開通 三 CMOS傳輸門 工作原理 三 CMOS傳輸門 工作原理 uI不能傳輸到輸出端 稱傳輸門關閉 輸出高阻 傳輸門是一個理想的雙向開關 可傳輸模擬信號 也可傳輸數字信號 TG即TransmissionGate的縮寫 三 CMOS傳輸門 四 CMOS三態輸出門 四 CMOS三態輸出門 工作原理 四 CMOS三態輸出門 工作原理 因此構成使能端低電平有效的三態門 3 4 3高速CMOS門電路 MOS管存在較大的極間電容 這是CMOS4000系列門電路開關速度不高的原因 因此 要提高MOS管的開關速度就必須設法減小MOS管的極間電容 為此 需要減少MOS管的導電溝道長度 縮小MOS管的幾何尺寸 從而提高開關速度 3 4 4CMOS數字集成電路的系列 一 CMOS數字集成電路系列 提高速度措施 減小MOS管的極間電容 由于CMOS電路UTH VDD 2 噪聲容限UNL UNH VDD 2 因此抗干擾能力很強 電源電壓越高 抗干擾能力越強 民品 軍品 VDD 2 6V T表示與TTL兼容VDD 4 5 5 5V HCMOS電路比CMOS4000系列具有更高的工作頻率和更強的驅動負載的能力 其中CMOS4000系列一般用于工作頻率1MHz以下 驅動能力要求不高的場合 HCMOS常用于工作頻率20MHz以下 要求較強驅動能力的場合 HCMOS電路保留了CMOS4000系列低功耗 高抗干擾能力的優點 已達到CT54 CT74LS的水平 二 CMOS4000系列和HCMOS系列的比較 1 注意不同系列CMOS電路允許的電源電壓范圍不同 一般多用 5V 電源電壓越高 抗干擾能力也越強 2 CMOS電路的電源電壓極性不可接反 否則 可能會造成電路永久性失效 3 在進行CMOS電路實驗 或對CMOS數字系統進行調試 測量時 應先接入直流電源 后接入信號源 使用結束時 應先關信號源 后關直流電源 一 電源電壓 3 4 5CMOS集成邏輯門的使用注意事項 1 閑置輸入端不允許懸空 2 對于與門和與非門 閑置輸入端應接正電源或高電平 對于或門和或非門的閑置輸入端應接地或低電平 3 4 5CMOS集成邏輯門的使用注意事項 閑置輸入端不宜與使用輸入端并聯使用 因為這樣會增大輸入電容 從而使電路的工作速度下降 但在工作速度很低的情況下 允許輸入端并聯使用 二 閑置輸入端的處理 1 輸出端不允許直接與電源VDD或地 VSS 相連 為提高電路的驅動能力 可將同一集成芯片上相同門電路的輸入端 輸出端并聯使用 3 4 5CMOS集成邏輯門的使用注意事項 當CMOS電路輸出端接大容量的負載電容時 為保證流過管子的電流不超過允許值 需在輸出端和電容之間串接一個限流電阻 三 輸出端的連接 焊接時 電烙鐵必須接地良好 必要時 可將電烙鐵的電源插頭拔下 利用余熱焊接 集成電路在存放和運輸時 應放在導電容器或金屬容器內 3 4 5CMOS集成邏輯門的使用注意事項 組裝 調試時 應使所有的儀表 工作臺面等有良好的接地 四 其他注意事項 3 5TTL電路與CMOS電路的接口 在數字系統中 經常會出現TTL電路與CMOS電路的接口問題 必須正確處理好它們之間的連接 如圖 無論是TTL電路驅動CMOS電路 還是CMOS電路驅動TTL電路 驅動門必須為負載門提供符合要求的高電平 低電平和足夠的驅動電流 也就是說 必須同時滿足下列各式 驅動門負載門UOH min UIH min UOL max UIL max IOH max NOHIIH max IOL max NOLIIL max 3 5 1TTL電路驅動CMOS電路 TTL電路輸出低電平 滿足驅動CMOS電路輸入的要求 而輸出高電平的下限值小于CMOS電路輸入高電平的下限值 它們之間不能直接驅動 因此 應設法提高TTL電路輸出高電平的下限值 使其大于CMOS電路輸入高電平的下限值 在TTL電路輸出接一個上拉電阻RU 一 TTL電路驅動CMOS4000系列電路 TTL電路輸出和CMOS電路輸入端之間接入一個CMOS電平轉換器 二 TTL電路驅動74HCT高速CMOS電路 高速CMOS電路CC74HCT系列在制造時已考慮到和TTL電路的兼容問題 它的輸入高電平UIH min 2V 而TTL電路輸出的高電平UOH min 2 7V 因此 TTL電路的輸出端可直接與高速CMOS電路CC74HCT系列的輸入端相連 不需要另外再加其他器件 3 5 2CMOS電路驅動TTL電路 CMOS4000系列電路輸出的高 低電平都滿足要求 但由于TTL電路輸入低電平電流較大 而CMOS4000系列電路輸出低電平電流卻很小 灌電流負載能力很差 不能向TTL提供較大的低電平電流 因此 應設法提高CMOS4000系列電路輸出低電平電流的能力 將同一芯片上的多個CMOS并聯作驅動門 在CMOS電路輸出端和TTL電路輸入端之間接入CMOS驅動器 一 CMOS4000系列驅動TTL電路 二 高速CMOS電路驅動TTL電路 高速CMOS電路的電源電壓VDD VCC 5V時 CC74HC和CC74HCT系列電路的輸出端和TTL電路的輸入端可直接相連 例 試改正下圖中所示電路的錯誤 使其正常工作 VDD 集成邏輯門電路應用舉例 用兩級電路 2個與非門來實現 例 試分別采用與非門和或非門實現與門和或門 解 1 用與非門實現與門 設法將Y AB用與非 與非式表示 因此 用與非門實現的與門電路為 用兩級電路 3個與非門來實現 2 用與非門實現或門 因此 用與非門實現的或門電路為 Y A B 設法將Y A B用與非 與非式表示 用兩級電路 3個或非門實現之 3 用或非門實現與門 設法將Y AB用或非 或非式表示 因此 用或非門實現的與門電路為 將或非門多余輸入端與有用端并聯使用構成非門 用兩級電路 2個或非門實現之 4 用或非門實現或門 設法將Y A B用或非 或非式表示 因此 用或非門實現的或門電路為 Y A B 例 有一個火災報警系統 設有煙感 溫感和紫外光感三種不同類型的火災探測器 為了防止誤報警 只有當其中兩種或三種探測器發出探測信號時 報警系統才產生報警信號 試用與非門設計產生報警信號的電路 解 1 分析設計要求 建立真值表 報警電路的輸入信號為煙感 溫感和紫外光感三種探測器的輸出信號 設用A B C表示 且規定有火災探測信號時用1表示 否則用0表示 報警電路的輸出用Y表示 且規定需報警時Y為1 否則Y為0 由此可列出真值表如右圖所示 2 根據真值表畫函數卡諾圖 根據Y的與 非表達式畫邏輯圖 1 1 1 1 3 用卡諾圖化簡法求出輸出邏輯函數的最簡與 或表達式 再變換為與非 與非表達式 Y AB AC BC 4 畫邏輯圖 Y 門電路是組成數字電路的基本單元之一 最基本的邏輯門電路有與門 或門和非門 實用中通常采用集成門電路 常用的有與非門 或非門 與或非門 異或門 輸出開路門 三態門和CMOS傳輸門等 門電路的學習重點是常用集成門的邏輯功能 外特性和應用方法 本章小結 在數字電路中 三極管作為開關使用 硅NPN管的截止條件為UBE 0 5V 可靠截止條件為UBE 0V 這時iB 0 iC 0 集電極和發射極之間相當于開關斷開 飽和條件為iB IB sat 這時 硅NPN管的UBE sat 0 7V UCE sat 0 3V 集電極和發射極之間相當于開關閉合 三極管的開關時間限制了開關速度 開關時間主要由電荷存儲效應引起 要提高開關速度 必須降低三極管飽和深度 加速基區存儲電荷的消散 為此 需采用抗飽和三極管 TTL數字集成電路主要有CT74標準系列 CT74L低功耗系列 CT74H高速系列 CT74S肖特基系列 CT74LS低功耗肖特基系列 CT74AS先進肖特基系列和CT74ALS先進低功耗肖特基系列 其中 CT74L系列功耗最小 CT74AS系列工作頻率最高 通常用功耗 延遲積來綜合評價門電路性能 CT74LS系列功耗 延遲積很小 性能優越 品種多 價格便宜 實用中多選用之 ALSTTL系列性能更優于LSTTL 但品種少 價格較高 CMOS數字集成電路主要有CMOS4000系列和HCMOS系列 CMOS4000系列工作速度低 負載能力差 但功耗極低 抗干擾能力強 電源電壓范圍寬 因此 在工作頻率不高的情況下應用很多 CC74HC和CC74HCT兩個系列的工作頻率和負載能力都已達到TTL集成電路CT74LS的水平 但功耗 抗干擾能力和對電源電壓變化的適應性等比CT74LS更優越 因此