搶答器的設計與制作實訓自己動手設計一個8路搶答器，完成印刷電路板的設計并焊接、組裝、調試成功。（1）運用數字電路設計一個能夠滿足特定要求的八路搶答器。（2）繪制電路原理圖并進行PCB電路板的設計。（3）按照所畫的原理圖，在仿真的基礎上焊接實物并進行調試。（4）要求元件排列整齊，連接導線長度適中、簡潔，焊接點牢靠。（1）通過八路數字搶答器的設計實驗，要求學生回顧所學數字電子技術的基礎理論和（2）掌握組合電路、時序電路、編程器件和任意集成電路的綜合使用及設計方法。路的應用方法，熟悉掌握時序電路的設計方法。（4）掌握焊接技術及整機安裝工藝。編碼器在同一時刻內只允許對一個信號進行編碼，否則輸出的代碼會發生混亂。優先編碼器既在同一時間內，當有多個輸入信號請求編碼時，只對優先級別高的信號進行編碼的邏輯電路，稱為優先編碼器。常用的集成優先編碼器有74LS148（8線－3線）和優先編碼器是較常用的編碼器，下面以74LS148為例，介紹它的邏輯功能。此芯片為8線－3線優先編碼器。圖5-66（a）是其功能簡圖，圖5-66（b）是管腳引線圖，表1是其Is1000000000I0X1XXXXXXX0I1X1XXXXXX01IX1XXXXX011I3X1XXXX0111I4X1XXX01111I5X1XX011111EII6X1X0111111I7X101111111Y0Y21100001111Y11100110011Y274LS148s1101010101Ys1100000000功能說明：74LS148的輸入端和輸出端低電平有效。圖1（a）是其功能簡圖，圖中電I~IY~YIII~IY碼輸入信號時為0。II~I=0而07YI~IIII=0。07各輸入則其它輸入端即使有輸入信號，均不起作用，此時輸出只按7編碼，210＝000。優先編碼被廣泛用于計算機控制系統中，當有多個外設申請中斷時，優先編碼器總是給優先級譯碼與編碼是相反的過程，是將二進制代碼表示的特定含義翻譯出來的過程。能實現譯碼功能的組合邏輯電路稱為譯碼器。集成譯碼器可分為三種，即：二進制譯碼器、二－十進制譯碼器和顯示譯碼器。二進制譯碼器是將輸入的二進制代碼的各種狀態按特定含義翻譯成對應輸出信號的電顯示譯碼器由譯碼輸出和顯示器配合使用，最常用的是BCD七段譯碼器。其輸出是驅動七段字形的七個信號，常見產品型號有74LS48、74LS47等。字符顯示器：分段式顯示是將字符由分布在同一平面上的若干段發光筆劃組成。電子計是七段LED數碼管的引線圖和顯示數字情況。74LS47譯碼驅動器輸出是低電平有效，所以配接的數碼管須采用共陽極接法；而74LS48譯碼驅動器輸出是高電平有效，所以，配接的數碼管須采用共陰極接法。數碼管常用型號有BS201、BS202等。圖5-68（a）是共陰式LED數碼管的原理圖，使用時，公陰極接地，7個陽極a~g由相應的BCD七段譯碼器來驅動，如上面提到，74LS48是輸出高電平有效的中規模集成BCD七段顯示譯碼驅動器，它的功能簡圖和管腳引線圖如圖5-69所示。其真值表見表2。0123456789LTIBR10輸入IBR/c1101111111010000001d1011011010110110001f1000111011001110001g0011111011111110001是使能端，起輔助控制作用。(1)LT是試燈輸入端，當LT=0，IB/YBR=1時，不管其它輸入是什么狀態，a~g(2)滅燈輸入IB，當IB=0，不論其它輸入狀態如何，a~g均為0，顯示管熄滅。(3)動態滅零輸入IBR，當LT=1，IBR=0時，如果A3A2A1AO=0000時，a~g均為各段(4)動態滅零輸出YBR，它與滅燈輸入IB共用一個引出端。當IB=0或IBR=0且LT=1，A3A2A1AO=0000時，輸出才為0。片間YBR與I74LS4874LS48AAAA圖5-6974LS48功能簡圖和管腳引線（1）保持狀態。當輸入端接入S=R=1的電平時，如果基本SR觸發器現態Q=1、Q=1，同理會使Q=0，Q=1。只要輸入信號S=1，R=0，無論基本SR觸發器的輸出現態如何，均會使輸出次態置為0態。G1QQQSRQSSQRRSRQ也會使觸發器的次態輸出為Q=1、Q=0；只要S=0、R=1，無論觸發器現態如何，均會將（4）不定狀態。當S=R=0時，無論觸發器的原狀態如何，均會使Q=1，Q=1。當脈所以稱S=R=0是不定狀態，在實際電路中要避免此狀態出現。基本SR觸發器的邏輯圖、邏輯符號和波形圖如圖5-70所示。是基本SR觸發器功能真值表，用它來描述SR觸發器的邏輯功能。由表3化S0011R0101X0綜上所述基本SR觸發器具有置0、置1、保持功能且不允許74LS279就是這種四SR觸發器。：：（n表示現態，即原態。表示次態，即新狀態。n表示現態，即原態。表示次態，即新狀態。十進制計數器品種很多，有十進制加法計數器、十進制減法計數器和十進可逆計數器，下面僅以74LS192同步十進制可逆計數器為例。介紹它的功能特點。74LS192是屬8421BCD碼，它的功能簡圖如圖5-72所示，它的功能真值表如表4所示。從表5-4可見：①②③是并行置數端，低電平有效，且在CREQ\*jc3\*hps36\o\al(\s\up7(CP),U)和CPD是兩個時鐘脈沖，當UU端接入。并且脈沖從D端輸入，且10000LD×0111u××↑11D×↑1↑1D×d3×××D2×d2×××D1××××D0×d0×××0d30d200d0（2）搶答器各部分之間的邏輯關系設計。（3）搶答號顯示電路設計。（4）延時顯示電路設計。（7）邏輯控制電路設計。搶答器各部分之間的邏輯關系如圖9所示。其中秒脈沖電路為整個系統提供基本時鐘，系統在基本時鐘驅動下完成各部分時序動作。搶答號顯示電路的功能是在特定的時間之內顯示出第一個按下的按鍵號碼，電路中設計了自鎖電路。使得當第一個鍵按下后，其他按鍵不延時顯示電路的功能是當主持人開關按下后開始顯示計時時間。邏輯控制電路完成各個電路間的信號邏輯變換。蜂鳴電路控制蜂鳴器在適當的工作時段發出聲音提示。路電示顯號答搶67圖搶答號顯示電路如圖11所示。本電路由優先編碼器U1，RS觸發器U2，譯碼器U3及數碼管U4組成。S0—S7是8個搶答按鍵。搶答時最先按下的按鍵號被U1編碼，送到RS觸發此時，按鍵號被鎖存到U2中直到下一次按下主持人控制開關時，正常顯示搶答號。蜂鳴器電路如圖13所示。主電路由74121單穩態觸發器組成，當輸入端3、4、5管腳符合表5時，6腳Q端輸出一個延時高電平，由三極管T1驅動蜂鳴器B1發出響聲。聲音持邏輯控制電路如圖14所示。電路由一個三輸入與門U14A、兩個非門U13A，U13B和一1Q高電平時有效。從圖中可以看出，1Q=1時：U13A輸出=0，這個信號將U14A與U15A兩個門封鎖。使U14A輸出恒為0，U15A輸出恒為1。從圖中還可發現定時到信號與1Q有相似之處。當定時到信號=0時，也將U14A與U15A兩個門封鎖。使U14A輸出恒為0，U15A輸出恒為1。CD是本電路的一個輸出信號，CD實際上是一個受控的時鐘信號。當定時到信號=1，1Q=0時，CD是一個與CP反相位的方波脈沖。當上述條件不成立時，CD恒為1。RBO是本電路的另一個輸出端，它控制搶答號的顯示。RBO=1時，搶答號可以顯示。RBO=0時，搶答號無論哪位搶答者按下任何一個搶答開關，148有對應輸出，同時GS輸出為零，使1Q=1，通過EI封鎖148芯片，此時，其它搶答者再按下搶答開關均不再起作用。BCP08BCP818通過實驗原理圖進行實物焊接，焊接時深刻體會焊接工藝的重要性：各個芯片的引腳功能不能混淆，必須了解各個芯片的使用方法，內部結構以及使用時的注意事項，該接電源的一定要接電源，該接地的一定要接地，且不能有懸空。同時在電路板上要預先確定電源的正焊接過程和調試過程中芯片不被燒壞，同時確保整個電路的正確性。在焊接完后每塊芯片都用萬用表檢測，看是否有短接等，還有焊接時要盡量使布線規范清晰明了，這樣才有利于在調試過程中檢查電路。2.調試中出現的問題及解決方法1）顯示電路不穩定問題在完成電路的焊接進入調試階段時若發現搶答器數碼管顯示選手編號不穩定。主要表現在當選手按下搶答鍵后數碼管顯示的不是選手當前號碼。看是否是焊接錯誤，后檢查電路各個芯片管腳是否接錯，若均未發現問題，最后檢查是否出2）控制開關無法控制電路若當按下主持人開關時電路斷電，當松開后數碼管顯示始終為某一選手號，用萬用表逐個檢查，若發現是開關觸焊接錯誤，通過改正焊接后電路便能正常工作。3）數碼管不能正常倒計時在進入定時電路調試時，發現數碼管不能正常倒計時，出現亂碼。首先檢查芯片是否完好，電路界限是否正確，若均未發現問題，檢查焊接時焊線地方是否出現短接。項目內容配分評分標準印刷電路板設計跳線太多，扣5分導線布置不合理，扣5分元件安排不合理，扣5分設計錯誤，扣10~25分印刷電路板設計敷銅板沒有經過表面處理，扣5分沒有將圖描上或描錯，扣5分沒有擦去防腐蝕層，扣5分沒有鉆孔、鉆偏、漏鉆或亂鉆，扣5分元件的的安裝焊接