《FPGA應(yīng)用技術(shù)及實踐》電子教案學(xué)習(xí)情境五HDL基本語法及其應(yīng)用任務(wù)一任務(wù)二任務(wù)三VHDL數(shù)據(jù)對象（4課時）雙向和三態(tài)電路設(shè)計（4課時）IF語句和進程語句（4課時）學(xué)習(xí)情境學(xué)習(xí)情境五HDL基本語法及其應(yīng)用教學(xué)任務(wù)任務(wù)三IF語句和進程語句學(xué)時4教學(xué)目標(biāo)專業(yè)能力：學(xué)習(xí)IF語句的結(jié)構(gòu)及應(yīng)用掌握利用IF語句完成8線－3線優(yōu)先編碼器的設(shè)計掌握進程語句格式、組成和使用要點方法能力：信息查詢、學(xué)習(xí)能力制定工作計劃及計劃執(zhí)行能力工作中發(fā)現(xiàn)問題、解決問題的能力社會能力：集體協(xié)作能力語言表達能力教學(xué)內(nèi)容IF語句概述8線－3線優(yōu)先編碼器設(shè)計進程語句格式、組成和使用要點重點IF語句應(yīng)用；進程語句格式、組成和使用要點難點進程語句的使用要點教學(xué)設(shè)計教學(xué)方法演示法、案例教學(xué)法、現(xiàn)場觀摩法教學(xué)場所與條件FPGA實訓(xùn)基地、多媒體教室階段行為步驟（內(nèi)容）教學(xué)手段時間資訊明確任務(wù)，收集VHDL中IF語句和進程語句的相關(guān)資料，以及8線－3線優(yōu)先編碼器設(shè)計資料問題導(dǎo)向法20計劃制定學(xué)習(xí)計劃和具體實施方法小組討論法、確定該項目工作計劃10決策分組展示初步方案，相互討論、修改方案；教師分析、答疑；根據(jù)學(xué)生、教師共同點評，修訂、確定最終方案集中討論講授法15實施對學(xué)生分組，學(xué)習(xí)IF語句和進程語句的使用，完成8線－3線優(yōu)先編碼器設(shè)計教師演示講解學(xué)生自主完成80檢查檢查任務(wù)的完成情況，分析不足學(xué)生自主完成20評價匯報學(xué)習(xí)、工作心得；對任務(wù)完成情況，進行自我評價與教師評價學(xué)生自評、小組互評、教師評價15學(xué)習(xí)情境五：HDL基本語法及其應(yīng)用任務(wù)三：IF語句和進程語句教學(xué)方案一、資訊明確任務(wù)，收集VHDL中IF語句和進程語句的相關(guān)資料，以及8線－3線優(yōu)先編碼器設(shè)計資料。問題引領(lǐng)：學(xué)生通過查閱資料、網(wǎng)絡(luò)、視頻等途徑獲取以下信息：1、IF語句的功能是什么？2、8線－3線優(yōu)先編碼器的輸入輸出信號有哪些？3、如何利用軟件來完成8線－3線優(yōu)先編碼器的設(shè)計？4、進程結(jié)構(gòu)的使用要點有哪些？二、計劃分組討論引導(dǎo)問題，制定學(xué)習(xí)計劃，討論重點、難點與實施方案。三、決策（1）分組展示初步方案，教師講解相關(guān)知識點，相互討論、修改方案；（2）根據(jù)學(xué)生、教師的點評，修訂、確定最終生產(chǎn)方案。教師講授：審閱學(xué)生制定的初步表達方案，分析學(xué)生對基本知識掌握程度，以確定講授新知識點的范圍和重點。項目一IF語句概述IF語句是VHDL設(shè)計中最重要和最常用的順序條件語句。它根據(jù)語句中所設(shè)置的一種或多種條件，有選擇地執(zhí)行指定的順序語句。IF語句的語句結(jié)構(gòu)有以下四種：(1)IF條件句Then順序語句ENDIF;(2)IF條件句Then順序語句ELSE順序語句ENDIF;(3)IF條件句ThenIF條件句Then...ENDIFENDIF(4)IF條件句Then順序語句ELSIF條件句Then順序語句...ELSE順序語句ENDIF例5-14LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYcontrol_stmtsISPORT(a,b,c:INBOOLEAN;output:OUTBOOLEAN);ENDcontrol_stmts;ARCHITECTUREexampleOFcontrol_stmtsISBEGINPROCESS(a,b,c)VARIABLEn:BOOLEAN;BEGINIFaTHENn:=b;ELSEn:=c;ENDIF;output<=n;ENDPROCESS;ENDexample;例5-158線－3線優(yōu)先編碼器設(shè)計8線－3線優(yōu)先編碼器真值表輸入輸出din0din1din2din3din4din5din6din7output0output1output2XXXXXXX0000XXXXXX01100XXXXX011010XXXX0111110XXX01111001XX011111101X011111101101111111111其VHDL程序如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYcoderISPORT(din:INSTD_LOGIC_VECTOR(0TO7);output:OUTSTD_LOGIC_VECTOR(0TO2));ENDcoder;ARCHITECTUREbehavOFcoderISSIGNALSINT:STD_LOGIC_VECTOR(4DOWNTO0);BEGINPROCESS(din)BEGINIF(din(7)='0')THENoutput<="000";ELSIF(din(6)='0')THENoutput<="100";ELSIF(din(5)='0')THENoutput<="010";ELSIF(din(4)='0')THENoutput<="110";ELSIF(din(3)='0')THENoutput<="001";ELSIF(din(2)='0')THENoutput<="101";ELSIF(din(1)='0')THENoutput<="011";ELSEoutput<="111";ENDIF；ENDPROCESS；ENDbehav;項目二進程語句在一個結(jié)構(gòu)體中，允許放置任意多個進程語句結(jié)構(gòu)，而每一進程的內(nèi)部是由一系列順序語句來構(gòu)成的。PROCESS語句結(jié)構(gòu)包含了一個代表著設(shè)計實體中部分邏輯行為的、獨立的順序語句描述的進程。1、進程語句格式[進程標(biāo)號:]PROCESS[(敏感信號參數(shù)表)][IS][進程說明部分]BEGIN順序描述語句ENDPROCESS[進程標(biāo)號];2、進程結(jié)構(gòu)組成3、進程要點（1）PROCESS為一無限循環(huán)語句（2）PROCESS中的順序語句具有明顯的順序/并行運行雙重性（3）進程必須由敏感信號的變化來啟動（4）進程語句本身是并行語句例5-16ENTITYmulISPORT(a,b,c,selx,sely:INBIT;data_out:OUTBIT);ENDmul;ARCHITECTUREexOFmulISSIGNALtemp:BIT;BEGINp_a:PROCESS(a,b,selx)BEGINIF(selx='0')THENtemp<=a;ELSEtemp<=b;ENDIF;ENDPROCESSp_a;p_b:PROCESS(temp,c,sely)BEGINIF(sely='0')THENdata_out<=temp;ELSEdata_out<=c;ENDIF;ENDPROCESSp_b;ENDex;（5）信號是多個進程間的通信線（6）一個進程中只允許描述對應(yīng)于一個時鐘信號的同步時序邏輯四、實