EDA技術基礎

陳桃

第一章EDA技術概述1.1EDA技術的發展1.2EDA技術的三大要素1.3EDA開發流程

1.1EDA技術的發展

EDA是電子設計自動化(ElectronicDesignAutomation)的縮寫，在20世紀60年代中期從計算機輔助設計(CAD)、計算機輔助制造(CAM)、計算機輔助測試(CAT)和計算機輔助工程(CAE)的概念發展而來的。20世紀90年代，國際上電子技術和計算機技術較為先進的國家，一直在積極探索新的電子電路設計方法，并在設計方法、工具等方面進行了徹底的變革，取得了巨大成功。在電子設計領域，可編程邏輯器件（如CPLD、FPGA）的廣泛的普及和應用，為數字系統的設計帶來了極大的靈活性。這些器件可以通過軟件編程而對其硬件結構和工作方式進行重構，從而使得硬件的設計可以如同軟件設計那樣方便快捷。

這一切極大地改變了傳統的數字系統設計方法、設計過程和設計觀念。

EDA技術的發展與計算機技術和集成電路制造技術是密切相關的。

1946年2月14日，世界上第一臺電腦ENIAC（ElectronicNumericalIntegratorandCalculator）在美國賓大誕生。

它使用了18800個真空管，占地15平方，每秒可完成5000次的加法運算或者400次乘法。炮彈的軌道用了20秒就能算出來。

它的耗電量為140千瓦，據說每次一開機，費城西區的電燈都會黯淡。而且真空管的損耗率相當高，幾乎每15分鐘就可能燒掉一支真空管。

一.EDA技術的發展

特別是MEMS（Micro-Electro-Mechanical-Systems）的出現，運用微制造技術在一塊硅片基體上制造出集微機械零件、微傳感器、微執行器以及信號處理控制等功能于一體的系統。EDA技術的每一次進步，都引起了設計層次的一個飛躍，極大地提高了設計效率，縮短了產品的開發周期，降低了設計成本。1）CAD階段(ComputerAidedDesign)

七十年代的計算機輔助設計是EDA發展的初級階段。早期的電子設計采用分立元件和一些中小規模的標準集成電路。工程師將器件焊接在電路板上，對電子系統的調試是在組裝好的PCB（PrintedCircuitBoard）板上進行的。計算機輔助設計利用了計算機的圖形編輯和存儲能力，協助工程師進行電路圖、印制電路板和集成電路板圖的設計，使設計師從大量繁瑣重復的繪圖工作中解脫出來，但自動化程度低，需要人工干預整個設計過程。

CAD階段相當于物理級設計。CAD階段的專用軟件大多以微機為工作平臺，易于學用，其代表產品是美國ACCEL公司開發的Tango布線軟件。

2）CAE階段(ComputerAidedEngineering)

八十年代為CAE階段，即計算機輔助工程。CAE階段相當于電路級設計。

電子工程師首先確定設計方案，選擇合適的元器件，設計出電路原理圖。進行第一次仿真以檢驗設計方案功能的正確性。仿真通過后，根據原理圖進行PCB板的自動布局布線。在制作PCB板之前還可以進行PCB后分析，包括熱分析等。

第二次仿真，主要是檢驗PCB板在實際工作環境中的可行性，使電子工程師在實際電子系統產生之前，就能了解系統的功能和物理特性，縮短了開發時間，降低了開發成本。

Protel是PROTEL公司在上世紀80年代末推出的CAD工具。現在普遍使用的是Protel99SE，它包含了電原理圖繪制、模擬電路與數字電路混合信號仿真、多層印刷電路板設計。

CAE這種以原理圖為基礎的EDA系統，雖然直觀，且易于理解，但在整個設計過程中，自動化和智能化程度還不高。

3）ESDA階段(ElectronicSystemDesignAutomation)九十年代可編程邏輯器件PLD（如CPLD、FPGA）的廣泛應用，為數字系統的設計帶來了極大的靈活性。可編程器件可以通過軟件編程而對其硬件結構和工作方式進行重構，使得硬件的設計可以如同軟件設計那樣方便快捷，極大地改變了傳統的數字系統設計方法和設計過程，促進了EDA技術的迅速發展。因此ESDA也稱為系統級的設計。

21世紀開始，EDA設計進入了更高的階段，即可編程片上系統SOPC（SystemOnaProgrammableChip

）。首先它是SOC片上系統，即由單個芯片完成整個系統的主要邏輯功能；其次，它是可編程系統，具有靈活的設計方式，可裁減、可擴充、可升級，并具備軟硬件在系統可編程的功能。而且集成了DSP內核、CPU內核等，使得可編程邏輯器件不再只是完成復雜的邏輯功能，而且具有強大的信號處理和控制功能。

LIBRARYIEEE;USEIEEE.Std_Logic_1164.ALL;ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISBEGINy<=aWHENs='0'ELSEb;ENDARCHITECTUREone;

LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYh_adderISPORT(a，b:INSTD_LOGIC;co,so:OUTSTD_LOGIC);ENDENTITYh_adder；ARCHITECTUREfh1OFh_adderIBEGINso<=(aORb)AND(aNANDb);co<=NOT(aNANDb);ENDARCHITECTUREfh1;

LIBRARYIEEE；UseIEEE.STD_LOGIC_1164.ALL;ENTITYor2ISPORT(a,b:INSTD_LOGIC;c:OUTSTD_LOGIC);END;ARCHITECTUREfulOForsISBEGINc<=aORb;END;

二.EDA技術與傳統數字電路設計方法的比較

傳統電子設計通常使用固定功能器件來構成數字系統，采用的是自底向上的設計方法（Bottom-updesign）。設計者首先確定設計方案，選擇能實現該方案的合適元器件，然后根據具體的元器件設計電路原理圖。首先確定的是最底層的電路模塊或元件的結構和功能，再構成上一級子模塊，依次逐步向上遞推，直到最后完成整個系統的設計。顯然傳統電子設計方法存在下列缺點：

1）設計方法主要依賴于設計者的實踐經驗和設計技巧。2）設計依賴于現有的通用元器件。3）設計的實現過程與具體生產工藝直接相關，可移植性較差。4）設計實現周期長，靈活性差，耗時耗力，效率低下。現代電子設計采用可編程器件來實現各種數字系統，采用自頂向下的設計方法（Top-downdesign）。EDA技術的特點如下：

1）可以采用原理圖、狀態圖、硬件描述語言作為設計輸入。

2）用軟件方法實現相應的硬件系統的設計。

3）整個設計過程（包括前期和后期）可用有關軟件進行仿真。

4）具有自主知識產權。

5）系統可實現在現場可編程ISP（InSystemProgrammable）。

6）對設計者的硬件知識和硬件經驗要求低。

7）設計的移植性好，不同的開發平臺均可采用相同的描述。

1.2EDA技術的三大要素

EDA技術有三大要素

1.大規模可編程器件PLD

:

它是利用EDA技術進行電子系統設計的載體，主要有

CPLD：ComplexProgrammableLogicDeviceFPGA：FieldProgrammableGateArray

它們都是高密度可編程邏輯器件，集成度高達200萬門/片。

2.硬件描述語言HDL:

它是利用EDA技術進行電子系統設計的主要表達手段。

1）VHDL（VHSICHardwareDescriptionLanguage，VHSIC是指VeryHighSpeedIntegratedCircuit）20世紀70年代作為電路設計工具誕生于美國國防部。

2）Verilog起源于集成電路的設計。

3）ABEL（AdvancedBooleanExpressionLanguage，高級布爾表達語言）來源于可編程邏輯器件的設計。ABEL是一種早期的硬件描述語言。ABEL設計也能通過轉換文件轉換成其他設計語言，如VHDL、Verilog等。

VHDL和VerilogHDL的優點是邏輯設計與具體工藝無關，另外它的行為級描述，便于設計大規模、復雜的數字系統；具有很強的邏輯描述和仿真功能，輸入效率高；不必對底層的電路和PLC器件非常熟悉。

3.開發工具:

包括EDA軟件及硬件開發系統（平臺）。1）EDA軟件

可以進行電路設計及仿真（SPICE/EWB/MATLAB）、PCB設計（PROTEL）及綜合（SYNOPSYS）等。

綜合性軟件有Xilinx：FoundationISE（IntegratedSystemEnvirmont集成軟件開發環境）Alteral：MAX＋PLUSⅡModelTech：ModelSimAltium：AltiumDesigner

2）硬件開發系統

硬件開發平臺提供芯片下載電路及EDA實驗/開發的外圍資源，類似于單片機的仿真器，供硬件驗證用。

硬件開發平臺一般包括：①實驗或開發所需的各類基本信號發生模塊，包括時鐘、脈沖、高低電平等；

②PLD輸出信息顯示模塊，包括數碼顯示、發光管顯示、揚聲器等；

③監控程序模塊，提供“電路重構軟配置”；④目標芯片適配座以及上面的FPGA/CPLD目標芯片和編程下載電路。

NanoboardNB1是Altium提供的基于FPGA的開發板。

PS2鍵盤接口

&鼠標接口多用途IO接口依次分別為CAN總線接口

RS232接口

VGA接口I2C接口連接用戶開發板接口Daisychain輸出JTAG連接至用戶電腦的插接頭

–用來進行對FPGA的編程&

與FPGA中的設備進行通訊系統時鐘連接FPGA子板的插座Daisychain輸入外部存儲器撥動開關LED指示燈

文本編輯器圖形編輯器生成VHDL源程序VHDL綜合FPGA適配

VHDL仿真器綜合前仿真（功能仿真）綜合后仿真

時序仿真（適配之后）編程下載硬件測試1.3EDA開發流程

以FPGA為例：

LIBRARYIEEE;USEIEEE.Std_Logic_1164.ALL;ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISBEGINy<=aWHENs='0'ELSEb;ENDARCHITECTUREone;

一個簡單的CMOS運算放大器的集成電路版圖（輸入端位于左邊，補償電容位于右邊）。圖中藍色部分為金屬層，而綠色和棕色部分為N型和P型摻雜的半導體，紅色部分為多晶硅，交叉陰影區為電路的連線。

EDA開發流程大致可以分為五個步驟:1.設計輸入（Designentry）

將電路系統以一定的表達方式輸入計算機，有圖形輸入和HDL文本輸入兩種。

1）圖形輸入

使用EDA軟件進行原理圖、狀態圖、波形圖等圖形輸入。

原理圖輸入方式是一種最直接的設計描述方式，使用元件庫中的元件畫出系統或電路的原理圖，符合人們的思維習慣。這種設計輸入方式要求設計人員具有豐富的硬件知識。主要優點是系統結構清晰直觀。缺點是設計效率低，器件更換時需要重新輸入原理圖。

狀態圖主要用來通過圖形方式設計有限狀態機。圖形化的有限狀態機設計具有簡單、直觀、快捷等特點。

波形輸入方式主要是用來建立和編輯波形設計文件，以及輸入仿真向量和功能測試向量。

2）HDL文本輸入LIBRARYIEEE;USEIEEE.Std_Logic_1164.ALL;ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISBEGINy<=aWHENs='0'ELSEb;ENDARCHITECTUREone;

2.綜合（Synthesis）

：綜合是由EDA開發軟件的綜合器來實現。綜合過程首先將高級語言轉換成相應的電路原理圖，在對實際實現的目標結構進行優化，使之滿足各種約束條件（速度、面積或性能）等，形成與FPGA/CPLD的基本結構相對應的網表文件。

EDA設計的描述層次：

首先要是將VHDL的行為描述轉換成RTL，稱為行為綜合，再將RTL轉換成邏輯門級，稱為門級綜合，最后得到能在FPGA/CPLD芯片中實現的門級網表文件。

在電子線路設計中，網表（netlist）是用于描述電路單元相互之間的連接關系。

行為級描述寄存器傳輸級描述（RTL）門級描述版圖級描述

3.適配（又稱布局布線，Placement&Routing）

：利用適配器將綜合后的網表文件針對某一具體的目標器件進行邏輯映射操作，包括底層器件配置、邏輯分割、邏輯優化、布局布線。適配完成后，產生多項設計結果：適配報告；適配后的仿真模型；器件編程文件。根據適配后的仿真模型，可以進行適配后的時序仿真。

4.下載：將適配器產生的器件編程文件通過編程器或下載電纜載入到目標芯片FPGA或CPLD中。經過下載編程以后的芯片就變成了設計者的專用集成電路芯片。