第二章微處理器的外部特性與總線形成

這一章將從用微處理器組成微型計算機的角度，介紹Intel8088微處理器的外部特性，以及微型計算機的系統總線形成，主要內容包括：Intel8088的兩種組態模式，每種組態下的引腳定義、總線形成等。第一節Intel8088微處理器的外部特性

微處理器是微型計算機的核心部件，其外部特性表現在它的引腳信號上，并通過引腳的連接在微型計算機中發揮作用一Intel8088的兩種組態模式

BMPC/XT采用的CPU為Intel8088，圖2-1給出了Intel8088的引腳圖，第一章圖1-4給出了Intel8086的引腳圖，比較兩圖可以看出，兩者引腳圖基本相同。事實上，Intel8088同Intel8086很相近，都是16位微處理器，內部運算器和寄存器都是16位，同樣具有20位地址線，

可以尋址1MB的內存空間和64K個I/O端口，其指令系統完全兼容。兩者不同的是，8088的外部數據總線為8位，而8086為16位，因而8086是真正的16位微處理器，而8088被稱為“準16位”微處理器，IBM選擇8088為IBMPC/XT的CPU的原因是當時外部設備的數據寬度均為8位，并考慮到價格因素。

BMPC/XT采用的CPU為Intel8088，圖2-1給出了Intel8088的引腳圖，第一章圖1-4給出了Intel8086的引腳圖，比較兩圖可以看出，兩者引腳圖基本相同。事實上，Intel8088同Intel8086很相近，都是16位微處理器，內部運算器和寄存器都是16位，

同樣具有20位地址線，可以尋址1MB的內存空間和64K個I/O端口，其指令系統完全兼容。兩者不同的是，8088的外部數據總線為8位，而8086為16位，因而8086是真正的16位微處理器，而8088被稱為“準16位”微處理器，IBM選擇8088為IBMPC/XT的CPU的原因是當時外部設備的數據寬度均為8位，并考慮到價格因素。局資源的競爭，每個CPU都需要有總線總裁器8289來管理它們對系統總線和系統資源的使用。

IBMPC/XT是一個單CPU微型機，只使用一片8088CPU。它工作在最大組態模式，系統總線由8088和8288共同形成和管理。此外，系統中安排了數值運算協處理器8087的插座，供用戶選用，但沒有使用輸入/輸出協處理器8089和總線總裁器8289。

圖2-1示出了8088在兩種組態下的引腳定義，注意某些引腳在兩種組態下有不同的功能。圖中，未加括號的為不區分最大組態或最小組態的引腳定義，加括號的為最大組態下的引腳定義。在構成應用系統時，最大組態和最小組態模式有不同的總線形成辦法。二最小組態下的引腳定義在最小組態模式下，8088提供了系統所需要的全部控制信號。其引腳功能雖比較簡單，但反映了系統工作的基本原理。1.數據和地址引腳

8088的所有引腳信號中，數量最多的是數據和地址信號。為減少引腳數，8088采用了引腳信號分時復用的方法。所謂分時復用，

就是同一引腳在不同的時刻具有不同的功能。最常用的復用是地址和數據的復用。①AD7~AD0（Address/Data）：地址/數據分時復用引腳，雙向，三態。在訪問存儲器或外設的總線操作周期中，這些引腳在第一個時鐘周期輸出存儲器或I/O端口的低8位地址A7~A0，其它時間用于傳送8位數據D7~D0。②A15~A8（Address）：8位地址引腳，輸出，三態。這些引腳在訪問存儲器或外設時，提供全部20位地址中的8位地址A15~A8。③A19/S6~A16/S3（Address/Status）：地址/狀態分時復用引腳，輸出，三態。這些引腳在訪問存儲器的第一個時鐘周期輸出高4位地址A19~A16，

在訪問外設的第一個時鐘周期輸出低電平（無效），其它時間輸出狀態信號S6~S3。其中，S6恒為低電平，S5反映中斷允許標志IF的狀態，S4和S3的編碼反映CPU當前對段寄存器的使用情況，如表2-1所示，表中不使用段寄存器的操作指I/O訪問和中斷響應等。表2-1S4和S3編碼的意義S4S3

意義

0

0當前正使用DS段寄存器

0

1當前正使用SS段寄存器

1

0當前正使用CS或未使用段寄存器

1

1當前正使用ES段寄存器

注意，在軟件編程時，我們用邏輯地址（兩個16位數）來對存儲器單元進行尋址，但是實際上，8088訪問存儲器時，是用20位物理地址，即引腳A19~A0來尋址存儲器單元。從邏輯地址到物理地址的轉換，是由8088在其內部自動完成的。

而8088在尋址I/O時只使用20位地址中的低16位，即A15~A0，或低8位，即A7~A0，對I/O編程時，我們只需使用低16位或低8位地址即可，亦即8088訪問I/O時，不像訪問存儲器時需要進行邏輯地址到物理地址的轉換

2.讀寫控制引腳這是一組讀寫控制引腳信號，是微處理器的控制總線。①ALE（AddressLatchEnable）：地址鎖存允許引腳，輸出，三態，高電平有效。有效時，表示復用引腳（AD7~AD0和A19/S6~A16/S3）上正在傳送地址信號。由于地址在復用引腳上出現的時間很短暫，

所以，系統需要利用ALE信號將地址鎖存到地址鎖存器中以備使用。②IO/M（InputandOutput/Memory）：8088訪問I/O或者存儲器指示引腳，輸出，三態。該引腳為高電平時，表示CPU將訪問I/O端口，此時地址總線A15~A0提供16位的I/O端口地址；為低電平時，表示CPU將訪問存儲器，此時地址總線A19~A0提供20位的存儲器物理地址③WR（Write）：寫控制信號引腳，輸出，三態，低電平有效。有效時，表示CPU正在將數據寫到存儲器單元或I/O端口中。④RD（Read）：讀控制信號引腳，輸出，三態，低電平有效。有效時，表示CPU正在從存儲器單元或I/O端口中讀取數據。IO/M、WR和RD這三個信號構成了微型機的基本控制信號，組合后可形成四種基本的總線控制，即存儲器寫MEMW、存儲器讀MEMR、I/O寫IOW和I/O讀IOR。⑤READY：存儲器或I/O端口就緒信號引腳，輸入，高電平有效。存儲器或I/O端口可利用該信號無效（低電平時）來請求CPU延長時序。

在總線操作周期中，8088CPU會在第3個時鐘周期的前沿測試該引腳，如果測到有效（高電平時），表示被訪問的存儲器或I/O端口已就緒，CPU將在第4個時鐘周期后結束數據存取總線操作；如果測到無效（低電平時），表示被訪問的存儲器或I/O端口跟不上CPU的操作速度，

此時CPU將插入等待周期TW。CPU會在等待周期中繼續監測READY信號，有效時則進入第4個時鐘周期，否則繼續插入等待周期TW。⑥DEN（DataEnable）：數據允許信號引腳，輸出，三態，低電平有效。有效時，表示復用的數據總線上正在傳送數據，

可利用該信號來控制數據收發器，以便對數據總線進行適時的驅動。⑦DT/R（DataTransmit/Receive）：數據發送或接收信號引腳，輸出，三態。該信號指示數據總線上數據的流向：高電平時數據自CPU輸出到總線（發送），低電平時數據從總線輸入到CPU（接收）。可利用該信號來控制數據收發器對數據的驅動方向。⑧SS0（SystemStatus）：（最小組態模式下的）系統狀態0輸出信號引腳。SS0、IO/M和DT/R一道，通過編碼可以指示CPU在最小組態模式下的8種工作狀態，如表2-2所示。其中，暫停狀態在執行HLT指令后出現；過度狀態在總線操作即將結束時出現，它意味著下個總線操作即將開始。表2-2最小組態模式下的狀態編碼IO/MDT/RSS0CPU的工作狀態

０

０

０取指令

０

０

１存儲器讀

０

１

０存儲器寫

０

１

１過渡狀態

１

０

０中斷響應

１

０

１I/O讀

１

１

０I/O寫

１

１

１暫停3.中斷請求和響應引腳①

INTR（InterruptRequest）：可屏蔽中斷請求信號引腳，輸入，高電平有效。有效時，表示中斷請求源向CPU申請屏蔽中斷。該請求的優先級別較低，通過關中斷指令CLI可清除CPU內的標志寄存器的中斷允許標志IF，充而對該中斷請求進行屏蔽。

可屏蔽中斷請求用于常規的中斷服務，例如，當某個外設需要傳送數據時，可通過該引腳向CPU申請可屏蔽中斷。②INTA（InterruptAcknowledge）：可屏蔽中斷響應信號引腳，輸出，低電平有效。有效時，表示來自INTR引腳的中斷請求已被CPU響應，CPU將進入中斷響應周期。已被響應，并令外設將其中斷向量號送到中斷響應周期由連續兩個總線周期構成，每個總線周期都會從INTA引腳輸出一個負脈沖，以此通知外設其中斷請求數據總線。此后，CPU接收中斷向量號，據此得知哪個設備有中斷請求，并轉入相應的中斷服務程序入口，為它提供相應的服務。③NMI（Non-MaskInterrupt）：不可屏蔽中斷請求信號引腳，輸入，上升沿有效。有效時，表示外界向CPU申請不可屏蔽中斷。該中斷請求的優先級別高于INTR，且不能在CPU內被屏蔽（即CPU內的中斷允許標志IF對其不起作用）。當系統發生緊急情況時，可通過它向CPU申請不可屏蔽中斷服務。4.總線請求和響應引腳①HOLD：占用總線請求信號引腳，輸入，高電平有效。有效時，表示其它總線主控設備向CPU申請占用總線。該信號從有效回到無效時，表示總線主控設備對總線的使用已經結束，通知CPU收回對總線的控制權。在系統中，浮點運算協處理器和DMA控制器等總線主控設備都可以通過該引腳向CPU申請總線的使用權②HLDA（HOLDAcknowledge）：占用總線響應信號引腳，輸出，高電平有效。有效時，表示CPU已響應占用總線請求，并將總線釋放給申請占用總線的主控設備。此時CPU的地址線、數據線及具有三態輸出能力的控制線將呈現高阻，使總線請求設備可以順利接管和使用總線。使用完畢后，請求信號HOLD將轉為無效，響應信號HLDA也隨之轉為無效，CPU將重新掌管總線。5.其它引腳①RESET：復位請求信號引腳，輸入，高電平有效。有效時，將使CPU回到初始化狀態。當它從有效轉為無效時，CPU重新開始工作。為保證可靠復位，在上電復位（冷啟動）時，要求其有效時間應維持50μs以上；在按鈕復位（熱啟動）時，要求其有效時間應維持4個時鐘周期以上。

CPU復位時，其內部寄存器和外部引腳的狀態如表2-3所示。表中同時給出了兩種組態下引腳的復位狀態。復位后，寄存器CS=FFFFH，IP=0000H，所以復位后CPU一開始執行的程序入口在物理地址FFFF0H處；在引腳方面，復位后總的情況是輸出高阻或者無效。②CLK（Clock）：時鐘輸入信號引腳。系統通過該引腳給CPU提供內部定時信號。8088的工作時鐘最高可選5MHz。在IBMPC/XT機中，它采用了4.77MHz的時鐘，其周期約為210ns。③Vcc：電源，向CPU提供+5V電源。④GND：地，向CPU提供參考地電平。⑤MN/MX（Minimum/Maximum）：組態選擇信號引腳，輸入。當它接高電平時，8088將工作在最小組態模式；反之，8088將工作在最大組態模式。⑥TEST：測試信號引腳，輸入，低電平有效，該引腳信號配合WAIT指令來使用。當CPU執行WAIT指令時，它將在每個時鐘周期對該引腳進行測試：如果無效（高電平時），則程序原地踏步并繼續測試；如果有效（低電平時），則程序恢復運行。也就是說，WAIT指令使CPU產生等待，直到TEST引腳有效為止。在使用協處理器8087時，通過TEST引腳和WAIT指令，可使8088和8087的操作保持同步。表2-38088寄存器和引腳的復位狀態寄存器寄存器內容

引腳（括號內為最大組態模式的引腳）引腳狀態

指令隊列狀態寄存器CS：IP其它段寄存器全清除全清除FFFFH：0000H0000HAD7~AD0、A15~A8、A19/S6~A16/S3SS0（HIGH）、（RQ/GT0）、（RQ/GT1）DEN（S0）、DT/R（S1）、IO/M（S2）WR（LOCK）、RD、INTAALE（QS0）、HLDA、（QS1）高阻高電平高電平后呈高阻高電平后呈高阻低電平三最大組態下的引腳定義在最大組態模式下，8088CPU的數據、地址等引腳信號與最小組態模式下相同，不同的是一些控制信號。8088將狀態信號S2~S0輸出，由總線控制器8288譯碼并產生一系列控制信號。①表2-4信號S2~S0的編碼意義

S2、S1、S0（Status）：三個狀態信號引腳，三者編碼輸出，三態。通過它們的編碼來指示CPU在最大組態模式下的8種工作狀態，如表2-4所示。讀者可將它與表2-2進行對比。實際上，8088無論是在最大組態模式下還是最小組態模式下，都具有8種相同的工作狀態。②LOCK：總線封鎖信號引腳，輸出，低電平有效，該引腳信號一般與指令前綴LOCK配合使用。當CPU執行一條加有LOCK前綴的指令時，該引腳將輸出有效低電平，可以用它來封鎖其它總線請求設備，即此刻不允許它們向CPU提出總線請求，直到CPU將該指令執行完為止。

此外，在中斷響應周期中，它也會一度有效，目的也是利用該信號來臨時封鎖其它設備對總線的請求，以確保CPU能從數據總線上正確讀取中斷向量號。③QS1、QS0（QueueStatus）：指令隊列狀態信號引腳，

兩者編碼輸出。該編碼反映了指令隊列的操作狀態，如表2-5所示。通過該編碼，協處理器8087可以了解8088的隊列操作情況，從而使自己的指令隊列與CPU保持同步。④RQ/GT0、RQ/GT1（Request/Grant）：總線請求/同意信號引腳，

共有兩個并相互獨立，雙向，負脈沖有效。其中，RQ/GT0的優先級別高于RQ/GT1。如果總線請求設備需要請求總線，可通過該引腳向CPU發送寬度為1個時鐘周期的負脈沖信號；CPU收到后，向對方回送同樣寬度的負脈沖，表示同意并將總線釋放，此時總線請求設備可接管并使用總線；

一旦總線使用完畢，總線請求設備仍通過該引腳向CPU發同樣寬度的負脈沖，CPU收到后于下一個時鐘周期重新收回總線控制權。⑤HIGH：該引腳信號在8088中無用，始終輸出高電平（但在8086中它對應有效的引腳信號BHE）。表2-4信號S2~S0的編碼意義S2S1S0

CPU的工作狀態０００中斷響應００１I/O讀０１０I/O寫０１１暫停１００取指令１０１存儲器讀１１０存儲器寫１１１過渡狀態

表2-5QS1、QS0的編碼意義QS1QS0指令隊列的操作狀態００無操作０１取指令首字節到隊列１０隊列空１１取指令其余字節到隊列

第二節微型計算機的總線形成

在微型計算機中，是通過總線將CPU與存儲器、I/O接口（設備）等部件連接在一起，組成微型計算機的。本節以典型的微型計算機IBMPC/XT為例，介紹微型計算機的總線形成。IBMPC/XT選用Intel8088微處理器為CPU，Intel8088微處理器有兩種組態模式，下面分別詳細介紹8088在兩種組態模式下的總線形成。

一Intel8088微處理器在最小組態下的總線形成

在最小組態模式下，可以按圖2-2所示形成系統總線，該方案由Intel公司推薦。1.20位地址總線——采用3個三態透明鎖存器8282進行鎖存和驅動由于部分地址由分時復用引腳提供，在這些引腳上，地址信息只在總線操作的第一個時鐘周期出現，因此必須使用地址鎖存器加以鎖存，并同時對它進行驅動，以增加它們的負載能力。

允許地址信息輸出；無效（高電平）時，不允許地址信息輸出，即輸出引腳呈現高阻。這里所說的“透明”，是指當鎖存控制端STB有效（高電平）時，鎖存器8282的內部輸出B能隨輸入A而變化；當STB從有效轉為無效（低電平）時（即STB的下降沿）地址信息被鎖存，且內部輸出B不再隨輸入A而變化。

圖2-2采用Intel公司的三態透明鎖存器8282來對地址進行鎖存和驅動。8282的引腳和內部結構如圖2-3所示。它有8位輸入、8位輸出和2個控制端，即選通控制端STB（Strobe）和輸出允許控制端OE（OutputEnable），前者對地址信息鎖存進行控制，后者對地址信息輸出進行控制。注意，這里所說的“三態”是指芯片具有三態輸出能力，也就是說，當輸出控制信號OE有效（低電平）時，

在圖2-2中。8282因OE接地而常有效，表示該鎖存器始終允許地址輸出，不再使用三態控制能力。8282的STB連接8088的ALE，這樣，當ALE有效時，從8088CPU輸出的地址將直通8282的輸出端；當ALE無效時，地址將被鎖存并始終保持在系統的地址總線上。除8282外，Intel公司的8283和74LS373也屬三態透明鎖存器。8283的情況與8282相似，只是數據輸出反向；74LS373用G（Gate）來標識其鎖存控制端。與透明鎖存器相對的是非透明鎖存器，它利用邊沿信號（上升沿/下降沿）來進行鎖存控制，無論控制端為高電平還是低電平，其輸出均不隨輸入變化（不透明）。

如74LS374是非透明的三態鎖存器，上升沿有效；74LS273是上升沿有效的非透明鎖存器，無三態能力。2.8位數據總線——采用數據收發器Intel8286來進行雙向驅動

Intel8286的引腳和內部結構如圖2-4所示，它可以朝兩個方向驅動8位數據，

發送時從A到B，接收時從B到A，所以也稱為雙向驅動器。除A、B兩側各有8位數據線外，它還有2個控制端，即輸出允許控制端OE和方向控制端T（Transmit）。前者用來控制數據的輸出：有效（低電平）時，允許數據輸出（包括從A到B和從B到A）；無效（高電平）時，

輸出呈現高阻。后者用來控制數據驅動的方向：有效（高電平）時，從A側向B側驅動；無效（低電平）時，從B側向A側驅動。在圖2-2中，8286的控制端OE連接8088CPU的DEN引腳，有效（低電平）時說明數據總線上正在傳送數據，這時數據收發器方開始驅動。8286的控制端T連接8088CPU的DT/R引腳，高電平時由8088CPU向總線驅動數據（發送），低電平時由總線向8088CPU驅動數據（接收）。除了8286外，Intel公司的8287和74LS245也屬于數據收發器。其中8287的情況與8286相似，只是兩個方向的輸出均為反相；而74LS245用DIR（Direction）來標識其方向控制端，用G來標識其輸出控制端。3.系統控制信號——IO/M、WR、RD、NMI、INTR和INTA等，由8088CPU的引腳直接提供。二、Intel8088微處理器在最大組態下的總線形成

IBMPC/XT機是典型的采用Intel8088微處理器以最大組態模式工作的微型計算機，下面以IBMPC/XT機為例，介紹其總線的形成，參見圖2-5。1.20位地址總線——用兩個三態透明鎖存器74LS373和一個三態單向驅動器74LS244來分別對地址進行鎖存和驅動兩個三態透明鎖存器74LS373用來鎖存和驅動地址總線A19~A12和A7~A0（其中A15~A12可不鎖存）；一個三態單向驅動器74LS244用來驅動地址A11~A8。在圖2-5中，74LS373的地址鎖存端接8288的ALE，74LS373和74LS244的地址輸出端接DMA應答電路的AENBRD。當AENBRD信號有效時，表示主板上DMA控制器提供的地址有效，

即DMA控制器正在使用總線；這時74LS373和74LS244的地址輸出將呈現高阻，即不允許8088CPU向總線輸出地址。74LS244是一個雙4位的三態單向驅動器，這里只使用了其中的4位。

三態透明鎖存器74LS373的引腳排列如圖2-6所示，內部有8個鎖存器，Di和Qi分別是輸入和輸出端，LE和OE分別是所有鎖存器的電平鎖存引腳和輸出允許引腳，74LS373與Intel8282功能一樣，參見前面Intel8282的介紹。

三態單向驅動器74LS244的引腳排列和內部結構如圖2-7所示，內部有8個三態單向驅動器，分成4位的兩組，信息的傳送方向為從Ai到Yi，輸出與輸入同相，每組的控制端連接在一起，分別為1G和2G，各控制一組（4位）三態單向驅動器的信息傳送，1G和2G為低電平有效。1G為低電平時，允許信息從1Ai傳到1Yi（i=1，2，3，4），1G為高電平時，輸出端1Yi（i=1，2，3，4）為高阻；2G為低電平時，允許信息從2Ai傳到2Yi（i=1，2，3，4），2G為高電平時，輸出端2Yi（i=1，2，3，4）為高阻。2.系統數據總線——用數據收發器74LS245進行數據的雙向驅動數據收發器74LS245的兩個控制端由8288產生的信號來進行控制。其中，8288的DT/R連接74LS245的方向控制端DIR，高電平時由CPU向總線驅動數據，低電平時由