第三章組合邏輯電路

3.1SSI構成的組合邏輯電路的分析和設計

3.1.1組合邏輯電路的分析主講人：黃麗亞組合邏輯電路任一時刻的輸出狀態只決定于該時刻各輸入變量的狀態，而與電路之前的狀態無關。組合邏輯電路的特點時序邏輯電路中，任一時刻的輸出狀態不僅取決于該時刻各輸入變量的狀態，而且與電路之前的狀態有關。時序邏輯電路的特點組合電路就是由門電路組合而成，電路沒有反饋回路。1、從輸入到輸出逐級地推導輸出函數表達式。2、利用公式法或卡諾圖法對表達式進行化簡。3、列出真值表。4、功能分析。組合邏輯電路邏輯表達式最簡表達式真值表邏輯功能化簡變換3.1SSI構成的組合電路的分析和設計3.1.1組合邏輯電路的分析對給定組合邏輯電路判斷其邏輯功能，稱為組合邏輯電路的分析。分析步驟如下：例3.1.1分析下圖所示邏輯電路的邏輯功能：解：1、如圖推導輸出函數表達式。C=AB2、化簡：SABSC00011011半加器邏輯符號3、列真值表：C=AB001010014、功能分析：S為A、B的二進制和，C為本位向高位的進位。該電路為半加器，只考慮本位兩數相加，以及向高位的進位，不考慮低位對本位的進位。ABSC例3.1.2：分析下圖電路的邏輯功能，已知此電路用于數據分類，試指出該電路的用途。解：①邏輯表達式：Y②真值表：23571113④結論：分類出4位二進制數中的素數：2、3、5、7、11、13。練習：

分析如圖所示的邏輯電路的邏輯功能。解：(1)寫出邏輯表達式(2)列真值表F=D1⊕D2⊕D3⊕D4

=D1⊕D2⊕D3⊕D4

0110010101000011011100100001

0000FD1

D2

D3

D4

輸出輸入1110110111001011111110101001

1000FD1

D2

D3

D4

輸出輸入(3)確定邏輯功能奇校驗碼的校驗位生成電路或偶校驗電路11010001F00101110F=D1⊕D2⊕D3⊕D4=D1⊕D2⊕D3⊕D4

第三章組合邏輯電路

3.1SSI構成的組合邏輯電路的分析和設計

3.1.2組合邏輯電路的設計主講人：黃麗亞3.1.2組合邏輯電路的設計設計是分析的一個逆過程，由邏輯功能

電路圖。設計步驟（雙軌輸入情況下）

1、根據給定的邏輯功能，確定輸入輸出信號的數量，列出真值表；2、寫出邏輯表達式，并根據所選器件，將原表達式化簡成相應形式的最簡表達式；3、畫出邏輯圖。a.提供與非門b.提供或非門c.提供與或非門化簡成最簡與或式化簡F的最簡與或式化簡成最簡或與式例1：設計一個1位二進制數全加器。解：在半加器的基礎上，考慮低位的進位：全加器AiBiCi-1SiCi(1)列出真值表：Ai

Bi

Ci-1Si

Ci0000010100111001011101110010100110010111(2)用卡諾圖對其化簡：11111010110100ABCSi11111010110100ABCCiSi=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1Ci=BiCi-1+AiCi-1+AiBiAi

Bi

Ci-1Si

Ci0000010100111001011101110010100110010111=Bi(Ai

Ci-1)+Bi(Ai

Ci-1)=Ci-1(Ai

Bi)+AiBi

11111010110100ABC11111010110100ABCSi=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1

Si

CiCi=BiCi-1+AiCi-1+AiBi=Ai

Bi

Ci-1

圖3.1.5(a)全加器電路(3)畫邏輯電路。Ci=Ci-1(Ai

Bi)+AiBi

Si=Ai

Bi

Ci-1

圖3.1.5(b)全加器邏輯符號AiBiCi-1

SiCi

COCI

COCI

COCIA2B2A1B1A0B0C0C1C2S0S1S2思考:若要完成3位二進制數(A2A1A0和B2B1B0)的相加，該如何實現?例3.1.4試設計一個1位二進制數比較器。解：(1)列真值表輸入輸出A

B

FA<B

FA=B

FA>B00011011(2)寫最簡表達式；FA>B=AB

FA=B=AB+ABFA<B=AB

(3)畫邏輯電路010100001010練習1：設計一個四舍五入電路，輸入ABCD按8421BCD碼表示一位十進制數X，F為輸出，即：X≥5時，F=1，X<5時，F=0。解：1）列真值表：0000011111ΦΦΦΦΦΦABCDF00000001001000110100010101100111ABCDF100010011010101111001101111011112）卡諾圖化