觸發(fā)器及其應(yīng)用觸發(fā)器是一個(gè)具有記憶功能的二進(jìn)制信息存貯器件，是構(gòu)成各種時(shí)序電路的最基本的邏輯單元。本章介紹了基本RS觸發(fā)器，JK觸發(fā)器，D觸發(fā)器，移位寄存器，計(jì)數(shù)器，多諧振蕩器的原理應(yīng)用電路與計(jì)算機(jī)仿真設(shè)計(jì)方法。本章的重點(diǎn)是掌握觸發(fā)器組成的應(yīng)用電路的仿真設(shè)計(jì)與分析方法。注意不同結(jié)構(gòu)形式的觸發(fā)器之間的差別，注意采用不同觸發(fā)器構(gòu)成的寄存器，計(jì)數(shù)器，多諧振蕩器的特點(diǎn)。內(nèi)容提要29.1觸發(fā)器及其應(yīng)用3觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0”，在一定的外界信號(hào)作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)，它是一個(gè)具有記憶功能的二進(jìn)制信息存貯器件，是構(gòu)成各種時(shí)序電路的最基本的邏輯單元。49.1.1基本RS觸發(fā)器

圖9.1.1基本RS觸發(fā)器5圖9.1.1為由兩個(gè)與非門(mén)交叉耦合構(gòu)成的基本RS觸發(fā)器，它是無(wú)時(shí)鐘控制低電平直接觸發(fā)的觸發(fā)器。基本RS觸發(fā)器具有置“0”、置“1”和“保持”三種功能。通常稱(chēng)為置“1”端，因?yàn)椋?（＝1）時(shí)觸發(fā)器,被置“1”；為置“0”端,因?yàn)椋?（＝1）時(shí)觸發(fā)器被置“0”,當(dāng)＝＝1時(shí)狀態(tài)保持；6＝＝0時(shí)，觸發(fā)器狀態(tài)不定，應(yīng)避免此種情況發(fā)生，9.1.1為基本RS觸發(fā)器的功能表。基本RS觸發(fā)器。也可以用兩個(gè)“或非門(mén)”組成，此時(shí)為高電平觸發(fā)。

7表9.1.1基本RS觸發(fā)器的功能表8大家學(xué)習(xí)辛苦了，還是要堅(jiān)持繼續(xù)保持安靜99.1.2JK觸發(fā)器

在輸入信號(hào)為雙端的情況下，JK觸發(fā)器是功能完善、使用靈活和通用性較強(qiáng)的一種觸發(fā)器。本例采用4027B雙JK觸發(fā)器，在Multisim環(huán)境下的引腳功能如圖9.1.2所示。

JK觸發(fā)器的狀態(tài)方程為:

Qn+1

＝JQn

＋kQn

10J和K是數(shù)據(jù)輸入端，是觸發(fā)器狀態(tài)更新的依據(jù)，若J、K有兩個(gè)或兩個(gè)以上輸入端時(shí)，組成“與”的關(guān)系。Q與為兩個(gè)互補(bǔ)輸出端。通常把Q＝0、＝1的狀態(tài)定為觸發(fā)器“0”狀態(tài)；而把Q＝1，＝0定為“1”狀態(tài)。11圖9.1.2雙JK觸發(fā)器引腳排列

12上升沿觸發(fā)JK觸發(fā)器的功能如表9.1.213注：×—

任意態(tài)，↓—

高到低電平跳變，↑—低到高電平跳變，Qn（Qn

）—

現(xiàn)態(tài)，Qn+1（Qn+1

）—

次態(tài)，φ—

不定態(tài)JK觸發(fā)器常被用作緩沖存儲(chǔ)器，移位寄存器和計(jì)數(shù)器。

149.1.3D觸發(fā)器

在輸入信號(hào)為單端的情況下，D觸發(fā)器用起來(lái)最為方便，其狀態(tài)方程為Qn+1＝Dn，其輸出狀態(tài)的更新發(fā)生在CP脈沖的上升沿，故又稱(chēng)為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)只取決于時(shí)鐘到來(lái)前D端的狀態(tài)，D觸發(fā)器的應(yīng)用很廣，可用作數(shù)字信號(hào)的寄存，移位寄存，分頻和波形發(fā)生等。有很多種型15號(hào)可供各種用途的需要而選用。如雙D74LS74、四D74LS175、六D74LS174、CD4042等。圖9.1.3為6DCD4042的引腳排列。功能如表9.1.3。

169.1.3CD4042引腳排列圖17表9.1.3D觸發(fā)器功能表189.1.4雙J-K觸發(fā)器組成的時(shí)鐘變換電路該電路主要用于單一雙時(shí)鐘脈沖的轉(zhuǎn)換，可作為雙時(shí)鐘可逆計(jì)數(shù)器的脈沖源。圖9.1.4所示電路是由雙J-K觸發(fā)器CC4027和四2輸入端與非門(mén)CC4011構(gòu)成的時(shí)鐘變換電路。將CC4027的J端(⑥腳)接至端(②腳)，K端(⑤腳)接至Q端(①腳)，CP19端(③腳)接與非門(mén)U2A和門(mén)U2C的輸入端。假設(shè)Q端初始狀態(tài)為低電平“o”狀態(tài)，當(dāng)CP脈沖上升沿到達(dá)后，Q端變?yōu)楦唠娖健?”狀態(tài)，端為低電平“o”狀態(tài)。CP脈沖和Q端輸出經(jīng)門(mén)U2A與非后送入反相器門(mén)U2B，輸出一個(gè)與CP脈沖同步的脈沖。20圖9.1.4時(shí)鐘變換電路

21當(dāng)?shù)诙€(gè)CP上升沿到達(dá)后，Q變?yōu)榈碗娖健皁”狀態(tài)，變?yōu)楦唠娖健?”狀態(tài)。CP脈沖和端輸出經(jīng)門(mén)U2C與非后送入反相器門(mén)U2D，輸出一個(gè)與CP脈沖同步的脈沖。應(yīng)當(dāng)指出：經(jīng)轉(zhuǎn)換的雙時(shí)鐘脈沖，其頻率為CP的二分之一，QA（QA）與QB（QA）相差180。波形如圖9.1.5所示。22圖9.1.5QA、QB輸出波形圖239.1.5四鎖存D型觸發(fā)器組成的智力競(jìng)賽搶答器智力競(jìng)賽搶答電路如圖9.1.6所示。該電路能鑒別出4個(gè)數(shù)據(jù)中的第1個(gè)到來(lái)者，而對(duì)隨之而后到來(lái)的其它數(shù)據(jù)信號(hào)不再傳輸和作出響應(yīng)。至于哪一位數(shù)據(jù)最先到來(lái)，則可從LED指示看出。該電路主要用于智力競(jìng)賽搶答器中。24圖9.1.6智力競(jìng)賽搶答電路25圖9.1.6所示電路是由四鎖存D型觸發(fā)器CC4042，雙4輸入端與非門(mén)CC4012、四2輸入端或非門(mén)CC4001和六同相緩沖/變換器CC4010構(gòu)成的智力競(jìng)賽搶答器。電路工作時(shí)，CC4042的極性端EO(POL)處于高電平“1”，E1(CP)端電平由～和復(fù)位開(kāi)關(guān)產(chǎn)生的信號(hào)決定。復(fù)位開(kāi)關(guān)K5斷開(kāi)時(shí)，26CC400l的②腳經(jīng)上拉電阻接VCC,由于K1～K4均為關(guān)斷狀態(tài)，D0（DO）～D3（D3）均為低電平“0”狀態(tài)，所以～為高電平“1”狀態(tài)，CP端為低電平“0”狀態(tài)，鎖存了前一次工作階段的27數(shù)據(jù)。新的工作階段開(kāi)始，復(fù)位開(kāi)關(guān)K5閉合，CC4001的②腳接地，C