1、用以實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路通稱為邏輯門電路。2、常用的門電路在邏輯功能上有：與門、或門、非門、與非門、或非門、與或非門、異或門等。一、邏輯門電路基本概念與門或門非門與非門或非門圖3.1.1正邏輯和負(fù)邏輯允許范圍UIH(min)UIL(max)TTL742.0V0.8VCMOS40003.5V1.5V◆對(duì)元、器件參數(shù)精度和電源穩(wěn)定度較模擬電路低一些◆增加數(shù)字信號(hào)的位數(shù)可提高數(shù)字電路的運(yùn)算精度

在電子電路中，用高、低電平分別表示‘1’、‘0’兩種二值邏輯狀態(tài)，此為正邏輯，否則為負(fù)邏輯。如圖1所示。高低電平的一般獲取方法圖3.1.2獲得高、低電平的基本原理(a)單開關(guān)電路缺陷？(b)互補(bǔ)開關(guān)電路二、集成電路的電器指標(biāo)

5VCMOS5VTTLLVTTL2.5VCMOS4.4V2.4V2.4V2.3V3.5V2.0V2.0V1.7V2.5V1.5V1.5V1.2V0.5V0.4V0.4V0.2V1.5V0.8V0.8V0.7V表3.1.1常用集成邏輯門的電平參數(shù)1.輸出電壓與輸入電壓：輸出高電平時(shí)允許的最低電平

：輸出低電平時(shí)允許的最高電平

：輸入高電平時(shí)允許的最低電平

：輸入低電平時(shí)允許的最高電平

2.抗干擾容限

電路中一旦引入外界干擾，則會(huì)使輸出信號(hào)產(chǎn)生波動(dòng)。

(3-1-1)(3-1-2)

請(qǐng)依據(jù)下表，計(jì)算5VTTL電路的抗干擾容限。

1.二極管與門電路圖3.1.3二極管與門表3.1.2二極管與門電平表ABY(V)000.7030.7300.7333.7三、分立元件門電路2.二極管或門電路圖3.1.4二極管或門表3.1.3二極管或門電平表ABY(V)000032.3302.3332.33.三極管非門（反相器）圖3.1.5三極管非門

4.其它電路圖3.1.6與非門電路圖3.1.7或非門電路體積大、功耗大、可靠性差；一般情況下輸出與輸入之間會(huì)發(fā)生高、低電平的偏移；輸出端負(fù)載電阻的接入會(huì)對(duì)輸出電平造成影響，從而無法直接驅(qū)動(dòng)負(fù)載電路。分立元件電路缺陷：四、集成電路的分類推拉式輸出或CMOS反相器輸出輸出結(jié)構(gòu)OC輸出或OD輸出三態(tài)輸出雙極型集成門電路（TTL、ECL）制造工藝MOS型集成門電路（NMOS、PMOS、CMOS）Bi-CMOS型門電路TTL集成電路應(yīng)用最早、技術(shù)比較成熟，是現(xiàn)代電路設(shè)計(jì)中使用最廣泛的電路類型之一。

TTL集成電路輸入端和輸出端使用的基本開關(guān)都是半導(dǎo)體三極管，因此稱為三極管—三極管邏輯（Transistor-TransistorLogic）電路，簡(jiǎn)稱TTL電路。一、晶體管的開關(guān)特性圖3.3.1NPN型晶體管開關(guān)電路及輸出特性曲線

1.

TTL集成門電路的總體結(jié)構(gòu)圖3.3.2TTL集成門電路結(jié)構(gòu)圖二、TTL集成門電路的電路結(jié)構(gòu)輸入級(jí)中間級(jí)輸出級(jí)輸入輸出（1）二極管與門輸入2.

TTL集成門電路典型輸入級(jí)形式ABC000010100111C=AB邏輯關(guān)系：圖3.3.3二極管與門輸入形式表3.2.1圖3.3.3的真值表（2）二極管或門輸入圖3.3.4

二極管或門輸入形式ABC000010100111表3.2.2圖3.3.4的真值表邏輯關(guān)系：C=A+BC=A邏輯關(guān)系：鉗位二極管VD：既抑制輸入端可能出現(xiàn)的負(fù)極性干擾脈沖，又可以防止輸入電壓為負(fù)時(shí)，VT的發(fā)射極電流過大，起保護(hù)作用。（3）單發(fā)射級(jí)輸入◆VA=VIL時(shí)，VT導(dǎo)通，工作在飽和狀態(tài)，VCA:0.1~0.3V，所以VC輸出低電平；◆

VA=VIH時(shí)，VT倒置，VC輸出高電平。工作原理圖3.3.5

單發(fā)射級(jí)輸入形式C=AB鉗位二極管VD1、VD2亦起保護(hù)作用，且ID(max)≈20mA。（4）多發(fā)射級(jí)輸入◆VA=VIL或VB

=VIL時(shí)，VT至少有一個(gè)發(fā)射結(jié)導(dǎo)通，工作在飽和狀態(tài)，VCA:0.1~0.3V，所以VC輸出低電平；◆

VA=VB=VIH時(shí)，VT倒置，所以VC輸出高電平。工作原理圖3.3.6

多發(fā)射級(jí)輸入形式邏輯關(guān)系：（1）單變量分相器3.

TTL集成門電路典型中間級(jí)形式A(V)F1(V)F2(V)0.31203.02.62.3邏輯關(guān)系：

圖3.3.7

單變量分相器表3.2.3圖3.3.7的真值表（2）兩個(gè)變量之或的分相器邏輯關(guān)系：

ABF1F20.30.31200.33.02.62.33.00.32.62.33.03.02.62.3圖3.3.8

兩個(gè)變量之或的分相器表3.2.4圖3.3.8的真值表（3）多個(gè)變量之或的分相器邏輯關(guān)系：圖3.3.9

多個(gè)變量之或的分相器（1）圖騰柱輸出電路4.

TTL集成門電路典型輸出級(jí)形式◆VT1和VT2總是一管導(dǎo)通，另一管截止，所以靜態(tài)功耗較低；◆輸出電阻很低；◆輸出高低電平固定；◆比較常用；◆驅(qū)動(dòng)能力較弱。工作原理圖3.3.10

圖騰柱輸出形式（2）圖騰柱和復(fù)合管輸出電路達(dá)林頓結(jié)構(gòu),可加速開關(guān)過程；輸出電阻減小，速度增快；驅(qū)動(dòng)能力增強(qiáng)；靜態(tài)功耗增加。工作原理圖3.3.11

圖騰柱和復(fù)合管輸出形式（3）集電極開路（OC）門輸出電路需外接電源和限流電阻才能正常工作。輸出電平可變；輸出端可直接并聯(lián)使用，進(jìn)行“線與”；可實(shí)現(xiàn)高電壓、大電流驅(qū)動(dòng)。工作原理圖3.3.12OC門輸出形式（4）三態(tài)（TS）門輸出電路具有控制VT1、VT2均截止的電路；當(dāng)控制有效時(shí)，使輸出端F呈現(xiàn)高阻態(tài)(Z)；當(dāng)控制無效時(shí)，按邏輯門正常功能輸出0、1狀態(tài)，即有“三態(tài)”。工作原理圖3.3.13

三態(tài)門輸出形式1.TTL非門（反相器）圖3.3.14TTL反相器結(jié)構(gòu)圖三、幾種典型TTL集成門電路結(jié)構(gòu)單發(fā)射極輸入級(jí)單變量分相中間級(jí)圖騰柱輸出級(jí)AA

A

1.TTL非門（反相器）工作原理A(uI)T1T2T3T4F(uO)0.2V飽和導(dǎo)通截止飽和導(dǎo)通截止3.6V3.4V倒置工作飽和導(dǎo)通截止飽和導(dǎo)通0.3V三、幾種典型TTL集成門1.

TTL非門（反相器）電壓傳輸特性圖3.3.15TTL反相器電壓傳輸特性三、幾種典型TTL集成門2.

TTL集成與非門圖3.3.16TTL集成與非門電路結(jié)構(gòu)圖ABABABAB3.

TTL集成或非門ABA+BA+B圖3.3.17TTL集成或非門電路結(jié)構(gòu)圖A+BABCDT1T’1T2T’2T4T5VCCY4.TTL集成與或非門ABCDAB+CDAB+CDAB+CD圖3.3.18TTL集成與或非門電路結(jié)構(gòu)圖ABT1T2T3T4T5T6T7T8T9VCCY5.TTL集成異或門圖3.3.19TTL集成異或門電路結(jié)構(gòu)圖ABAB

MOS管是金屬（Metal）、氧化物（Oxide）、半導(dǎo)體（Semiconductor）場(chǎng)效應(yīng)管。一、MOS管的開關(guān)特性漏極D金屬電極柵極G源極SSiO2絕緣層P型硅襯底

高摻雜N區(qū)圖3.2.1N溝道增強(qiáng)型MOS管圖3.2.2N溝道耗盡型MOS管幾乎所有的超大規(guī)模集成器件，如超大規(guī)模存儲(chǔ)器、可編程邏輯器件等都采用CMOS工藝制造。MOS門電路的三種類型：PMOS、NMOS、CMOS制造工藝簡(jiǎn)單；集成度高；功耗小；抗干擾能力強(qiáng)優(yōu)點(diǎn)速度相對(duì)TTL電路較低；隨著制造工藝的改進(jìn)，速度已經(jīng)接近于TTL電路。缺點(diǎn)圖3.2.3NMOS管基本開關(guān)電路結(jié)構(gòu)圖3.2.4MOS管的開關(guān)等效電路1.靜態(tài)開關(guān)特性MOS管作為開關(guān)元件，工作在截止或?qū)▋煞N狀態(tài)主要由柵源電壓決定其工作狀態(tài)2.動(dòng)態(tài)開關(guān)特性

截止到導(dǎo)通的轉(zhuǎn)換時(shí)間比由導(dǎo)通到截止的轉(zhuǎn)換時(shí)間短。MOS管的充、放電時(shí)間較長(zhǎng)，開關(guān)速度比晶體三極管的開關(guān)速度低。2.動(dòng)態(tài)開關(guān)特性

1.

CMOS反相器的重要應(yīng)用CMOS反相器的電路結(jié)構(gòu)是CMOS電路的基本結(jié)構(gòu)形式；CMOS反相器和傳輸門（TG）是構(gòu)成復(fù)雜CMOS電路的兩種基本模塊；CMOS反相器通常應(yīng)用于CMOS電路的輸入、輸出端，作緩沖器使用，是CMOS電路常見輸出結(jié)構(gòu)形式之一。二、CMOS反相器2.

CMOS反相器工作原理圖3.2.5CMOS反相器（a）結(jié)構(gòu)示意圖（b）電路圖CMOS反相器工作原理分析當(dāng)時(shí)

當(dāng)時(shí)

輸出

輸出

圖3.2.6CMOS反相器的電壓傳輸特性曲線3.

CMOS反相器電壓傳輸特性已知：

圖3.2.6CMOS反相器的電壓傳輸特性曲線3.

CMOS反相器電壓傳輸特性已知：

圖3.2.6CMOS反相器的電壓傳輸特性曲線3.

CMOS反相器電壓傳輸特性已知：

4.

CMOS反相器特點(diǎn)噪聲容限高CMOS反相器的閾值電壓UTH=VDD/2,即兩管狀態(tài)在VI=VDD/2處轉(zhuǎn)換，因此其噪聲容限接近50%。工作速度快CMOS反相器工作時(shí)總有一管導(dǎo)通，且導(dǎo)通電阻較小，為低阻回路,所以帶容性負(fù)載時(shí)，充放電速度很快，CMOS反相器的tpd≈10ns。靜態(tài)功耗低在CMOS反相器中，無論電路處于何種狀態(tài)，TN、TP中總有一管截止，所以其靜態(tài)功耗極低，有微功耗電路之稱。圖3.2.7CMOS傳輸門電路及符號(hào)1.CMOS傳輸門工作原理三、CMOS傳輸門

電路不導(dǎo)通，開關(guān)斷開

電路導(dǎo)通，開關(guān)閉合圖3.2.8CMOS傳輸門的應(yīng)用之一：CMOS模擬開關(guān)

當(dāng)傳輸門導(dǎo)通時(shí)，可直接傳輸模擬信號(hào)，作模擬開關(guān)使用，可廣泛地用于采樣－保持、數(shù)/模和模/數(shù)轉(zhuǎn)換、斬波等電路中。2.

CMOS傳輸門應(yīng)用示例

利用CMOS傳輸門和CMOS反相器可以組合成各種復(fù)雜的邏輯電路，如異或門、數(shù)據(jù)選擇器、寄存器、計(jì)數(shù)器等。圖3.2.9CMOS傳輸門的應(yīng)用之二：CMOS異或門1.CMOS與非門（P并N串）圖3.2.10CMOS與非門四、其他典型CMOS集成門電路1100X11.CMOS與非門（P并N串）圖3.2.10CMOS與非門四、其他典型CMOS集成門電路ABF001011101110圖3.2.11CMOS或非門2.CMOS或非門（N并P串）ABF001010100110圖3.2.12帶緩沖級(jí)的CMOS與非門3.帶緩沖級(jí)的CMOS與非門

圖3.2.13帶緩沖級(jí)的CMOS或非門4.帶緩沖級(jí)的CMOS或非門

5.CMOS異或門圖3.2.14CMOS異或門及電路符號(hào)

思考下列假設(shè)的電路連接方式，是否可行？五、CMOS漏極開路門（OD門）1.OD門電路結(jié)構(gòu)（a）電路結(jié)構(gòu)

（b）邏輯符號(hào)圖3.2.15CC40107雙二輸入與非緩沖器邏輯電路圖

2.OD門的特點(diǎn)

（3）可以實(shí)現(xiàn)“線與”功能，即可以把幾個(gè)OD門的輸出端用導(dǎo)線連接起來實(shí)現(xiàn)“線與”運(yùn)算。（2）可以用來實(shí)現(xiàn)邏輯電平變換。（a）“線與”的電路連接圖

（b）“線與”的邏輯圖

圖3.2.16漏極開路與非門“線與”電路及其邏輯符號(hào)線與六、CMOS三態(tài)門1.CMOS三態(tài)門的電路結(jié)構(gòu)圖3.2.20低電平使能三態(tài)輸出反相器電路結(jié)構(gòu)及其邏輯符號(hào)高電平使能的三態(tài)門？2.CMOS三態(tài)門的應(yīng)用應(yīng)用一：總線結(jié)構(gòu)應(yīng)用二：數(shù)據(jù)的雙向傳輸三態(tài)：低電平、高電平、高阻;可實(shí)現(xiàn)在同一根導(dǎo)線上分時(shí)傳送若干門電路的輸出信號(hào)（即接成總線結(jié)構(gòu)）;可做成單輸入、單輸出的總線驅(qū)動(dòng)器；還可實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸?shù)取?.三態(tài)門的特點(diǎn)靜態(tài)功耗低

例：電源電壓UDD＝5V時(shí)，MSI電路的靜態(tài)功耗<100mW，比較適于LSI電路。電源電壓范圍寬例：CC4000系列UDD為3～18V。輸入阻抗高

例：正常工作的CMOS集成電路工作頻率較低時(shí)直流輸入阻抗>100MΩ。七、CMOS集成門的特點(diǎn)噪聲容限大，抗干擾能力強(qiáng)

噪聲容限是指在保證邏輯功能的前提下，對(duì)于輸入信號(hào)（前級(jí)輸出的標(biāo)準(zhǔn)電平）來說，在此輸入信號(hào)電平基礎(chǔ)上允許疊加的噪聲（或干擾）電壓的值。邏輯擺幅大

輸出低電平例：空載時(shí)輸出高電平

CMOS集成電路：電源電壓的45％。扇出能力強(qiáng)

扇出系數(shù)是指門電路輸出端最多能帶同類門的個(gè)數(shù)，它反映了門電路最大帶負(fù)載的能力。溫度穩(wěn)定性好，且有較強(qiáng)的抗輻射能力。集成度高，成本低。例：低頻工作時(shí)，一個(gè)CMOS門電路輸出端可驅(qū)動(dòng)50個(gè)以上的CMOS器件的輸入端。

當(dāng)需要將TTL門與CMOS門兩種器件互相連接時(shí)，驅(qū)動(dòng)門與負(fù)載門之間必須滿足一定的電壓電流關(guān)系。

驅(qū)動(dòng)門負(fù)載門其中：n和m分別表示負(fù)載電流中IIH、IIL的個(gè)數(shù)。一、接口條件

驅(qū)動(dòng)門負(fù)載門（1）（2）（3）（4）參數(shù)名稱電路種類TTL74系列TTL74LS系列CMOS*4000系列高速CMOS74HC系列高速CMOS74HCT系列UOH（min）/V2.42.74.64.44.4UOL（max）/V0.40.50.050.10.1IOH（max）/mA-0.4-0.4-0.51-4-4IOL（max）/mA1680.5144UIH（min）/V223.53.52UIL（max）/V0.80.81.510.8IIH（max）/μA40200.10.10.1IIL（max）/mA-1.6-0.4

表3.4.1TTL、CMOS電路的輸入、輸出特性參數(shù)二、用TTL電路驅(qū)動(dòng)CMOS電路例：用TTL電路驅(qū)動(dòng)4000和74HC系列CMOS電路P

二、用TTL電路驅(qū)動(dòng)CMOS電路例：用TTL電路驅(qū)動(dòng)4000和74HC系列CMOS電路P要求

UDD=15VCMOS4000TTL74VOH(min)4.6VVIH(min)2VVOL(max)0.05VVIL(max)1.5VIOH(max)-0.51mAnIIH(max)n*40μAIOL(max)0.51mAmIIL(max)-m*1.6mA例：用4000系列CMOS電路驅(qū)動(dòng)74系列TTL電路三、用CMOS電路驅(qū)動(dòng)TTL電路圖3.4.1將CMOS門電路并聯(lián)以提高帶負(fù)載能力方法一：將同一個(gè)封裝內(nèi)的門電路并聯(lián)使用。圖3.4.2通過CMOS驅(qū)動(dòng)器驅(qū)動(dòng)TTL電路方法二：在CMOS電路的輸出端增加一級(jí)CMOS驅(qū)動(dòng)器。CC4010（同相驅(qū)動(dòng)器）:CC40107（OD驅(qū)動(dòng)器）:

方法三：使用分立元件接口電路實(shí)現(xiàn)電流擴(kuò)展。圖3.4.3通過電流放大器驅(qū)動(dòng)TTL電路（一）TTL輸出端

輸出端（OC門和三態(tài)門除外）不允許并聯(lián)使用，也不允許直接與+5V電源或地線連