74LS138譯碼器應(yīng)用2025/4/82任務(wù)目標(biāo)通過(guò)74LS138譯碼器應(yīng)用的設(shè)計(jì)與仿真演示，掌握74LS138譯碼器的應(yīng)用。任務(wù)要求1、采用項(xiàng)目五任務(wù)1的仿真電路，編寫(xiě)代碼實(shí)現(xiàn)74LS138譯碼器應(yīng)用效果；2、建立工程，完成要求。任務(wù)提示全班有55名同學(xué)，需幾位二進(jìn)制代碼才能表示？為什么要用優(yōu)先編碼器？譯碼器

譯碼：編碼的逆過(guò)程，將編碼時(shí)賦予代碼的特定含義“翻譯”出來(lái)。

譯碼器：實(shí)現(xiàn)譯碼功能的電路。常用的譯碼器有二進(jìn)制譯碼器、二-十進(jìn)制譯碼器和顯示譯碼器等。二進(jìn)制代碼原來(lái)信息編碼對(duì)象編碼譯碼二進(jìn)制譯碼器

返回三位二進(jìn)制譯碼器的方框圖輸入：二進(jìn)制代碼（N位），輸出：2N個(gè)，每個(gè)輸出僅包含一個(gè)最小項(xiàng)。輸入是三位二進(jìn)制代碼、有八種狀態(tài)，八個(gè)輸出端分別對(duì)應(yīng)其中一種輸入狀態(tài)。因此，又把三位二進(jìn)制譯碼器稱(chēng)為3線—8線譯碼器。74LS138的邏輯功能內(nèi)部電路圖負(fù)邏輯與非門(mén)譯碼輸入端

S為控制端（又稱(chēng)使能端）

S=1譯碼工作

S=0禁止譯碼，輸出全1

輸出端為便于理解功能而分析內(nèi)部電路仿真

表3-674LS138的功能表譯中為0高電平有效低電平有效禁止譯碼譯碼工作圖3-874LS138的邏輯符號(hào)低電平有效輸出三位二進(jìn)制代碼使能端74LS138的邏輯功能三個(gè)譯碼輸入端（又稱(chēng)地址輸入端）A2、A1、A0，八個(gè)譯碼輸出端，以及三個(gè)控制端（又稱(chēng)使能端）、、。、，是譯碼器的控制輸入端，當(dāng)=1、+=0(即=1,和均為0)時(shí)，GS輸出為高電平，譯碼器處于工作狀態(tài)。否則，譯碼器被禁止，所有的輸出端被封鎖在高電平。S1S2S1S2S3S1S2S3S1S3S2Y0~Y7S3當(dāng)譯碼器處于工作狀態(tài)時(shí)，每輸入一個(gè)二進(jìn)制代碼將使對(duì)應(yīng)的一個(gè)輸出端為低電平，而其它輸出端均為高電平。也可以說(shuō)對(duì)應(yīng)的輸出端被“譯中”。

74LS138輸出端被“譯中”時(shí)為低電平，所以其邏輯符號(hào)中每個(gè)輸出端上方均有“—”符號(hào)。Y0~Y73.3.2二-十進(jìn)制譯碼器

二—十進(jìn)制譯碼器的邏輯功能是將輸入的BCD碼譯成十個(gè)輸出信號(hào)。圖3-11二—十進(jìn)制譯碼器74LS42的邏輯符號(hào)返回表3-7二-十進(jìn)制譯碼器74LS42的功能表譯中為0拒絕偽碼返回2025/4/814仿真電路代碼解析#include"reg51.h"#defineuintunsignedintdelay(uintt){while(t--);}main(){uinti,abs[8]={0,1,2,3,4,5,6,7};for(i=0;i<8;i++){ P2=abs[i]; delay(10