4.2鎖存器基本RS鎖存器是電路結構最簡單的鎖存器，其它類型的鎖存器和觸發器都是在此基礎上發展而來的。4.2.1基本RS鎖存器1.電路結構&&(b)符號圖SR(a)邏輯圖一般用Q端的邏輯值來表示鎖存器的狀態。鎖存器有兩個互補輸出端Q和Q。Q=1，Q=0時，稱鎖存器處于1狀態；Q=0,Q=1時，稱鎖存器處于0狀態。QQ&&(b)符號圖SR(a)邏輯圖R、S為鎖存器的兩個輸入端(或稱激勵端)。當輸入信號R、S不變化(即RS=11)時，該鎖存器必定處于Q=1或Q=0的某一狀態保持不變，所以它是具有兩個穩定狀態QQ鎖存器的兩個輸入信號標為R和S，R和S端的小圓圈表示輸入信號為低電平有效，即僅當低電平信號作用于適當的輸入端時，鎖存器的狀態才會變化。&&(b)符號圖SR(a)邏輯圖QQ&&SRa.當R=0，S=1時，無論鎖存器原來處于什么狀態，Q一定為0，稱鎖存器處于置0(復位)狀態。b.當R=1，S=0時，無論鎖存器原來處于什么狀態，Q一定為1，稱鎖存器處于置1(置位)狀態。QQ1）功能描述c.當R=1，S=1時，鎖存器狀態不變，稱鎖存器處于保持(記憶)狀態。&&SRQQd.當R=0，S=0時，兩個與非門輸出均為1(高電平)，此時破壞了鎖存器的互補輸出關系，這種情況是不允許的。因此規定輸入信號R、S不能同時為0，它們應遵循R+S=1的約束條件。

&&SRQQ可見，基本RS鎖存器具有置0、置1和保持的邏輯功能，通常S稱為置1端或置位(SET)端，R稱為置0或復位(RESET)端。因為鎖存器是以R和S為低電平時被清0和置1的，所以稱R、S低電平有效。&&SRQQ2）

功能表&&SRQQ由于基本RS鎖存器的輸入信號直接控制其輸出狀態，其觸發方式為直接觸發方式，故又稱它為直接置位復位鎖存器。SRQQ說明0011不允許0110置11001清011QQ保持3）

波形圖工作波形圖又稱時序圖，它反映了鎖存器的輸出狀態隨時間和輸入信號變化的規律。基本RS鎖存器波形圖2.動態特性twtpdQtpdttt&&tpd為門的傳輸延遲時間在S端加負脈沖(R=1)的作用下，鎖存器翻轉過程的波形圖。由圖可知，只要負脈沖的寬度tw大于2tpd，鎖存器就能建立起穩定的新狀態，故要求和有效信號寬度tw>2tpd。SRtwtpdQtpdttt&&用于防抖動開關開關反跳現象及改善后的波形圖uAuB反跳反跳電路圖SR+5VRRuAuB3.基本RS鎖存器的應用4.2.2時鐘控制RS鎖存器具有CP輸入的鎖存器稱為時鐘控制鎖存器或時鐘鎖存器。在實際應用中，往往還要求鎖存器在一個控制信號作用下按節拍反映某一時刻的輸入信號狀態。這種控制信號象時鐘一樣控制鎖存器的翻轉時刻，故稱為時鐘(Clock)信號或時鐘脈沖(ClockPulse，簡稱CP)。時鐘控制鎖存器的特點：(2)時鐘信號低電平期間，輸入信號不起作用，鎖存器狀態保持不變。(1)在時鐘信號CP高電平期間，鎖存器才能根據輸入信號翻轉。1.電路結構及工作原理(1)邏輯圖R為置0端，S為置1端G1、G2門構成時鐘控制電路CP為時鐘輸入端1S、1R

和C1表示：只有在CP=1時，S或R輸入為1才能使觸發器置1或清0。G1&SR&CPFFG2邏輯圖(2)邏輯符號1S1RC1邏輯符號QQ&SR&CPFFG21S1RC1(3)工作原理當CP=0時，G1、G2門被封鎖，輸出不變化；當CP=1時，G1、G2門開啟，R、S信號才有可能使鎖存器翻轉。G1QQ2.功能描述&SR&CPFFG21S1RC1G1QQ把CP到來鎖存器翻轉后的狀態稱為次態Qn+1把鎖存器翻轉前的狀態稱為現態Qn

(1)當CP=0時鎖存器不工作，此時G1、G2門輸出均為1，基本RS鎖存器處于保持態。&SR&CPFFG2此時無論R、S如何變化，均不會改變輸出狀態。1S1RC1QQ(2)當CP=1時，鎖存器工作，其邏輯功能如下：R=0,S=１,Qn+1=1，鎖存器置“1”；R=1,S=0,Qn+1=0，鎖存器置“0”；R=S=0,Qn+1=Qn，鎖存器狀態不變；R=S=1,鎖存器失效，工作時不允許。&SR&CPFFG21S1RC1G1QQ3.同步RS鎖存器的狀態轉換表CP0011111111Qn+1010100111*1*SRQn××0×

×1000001010011100101110111說明保持原狀態不變Qn+1＝QnQn+1＝0Qn+1＝1不允許狀態Qn+1與R、S和Qn的真值表，又稱為狀態轉換表.4.次態卡諾圖

5.特征方程（約束條件）00011110010100××

11SRQn+1Qn對次態卡諾圖化簡，可得出鎖存器次態Qn+1的邏輯表達式，也稱為次態方程或特征方程。

6.狀態圖S=0R=×S=×R=0R=0,S=1S=0,R=101圖中兩個圓圈中的0和1分別表示鎖存器的兩個穩定狀態，用箭頭表示狀態轉換的方向，箭頭旁注明的R和S值表示轉換要求的輸入條件。

7.波形圖1.電路結構及符號邏輯圖CP1S1RC11D4.2.3時鐘控制D鎖存器稱為時鐘控制D鎖存器,適用于單輸入信號的場合。在RS鎖存器的輸入端增加一個非門，則自動滿足約束條件1DC1邏輯符號圖QQ邏輯圖CP1S1RC11D1DC1邏輯符號圖D=1，Qn+1=1。2.功能描述當CP=0時，鎖存器不工作，鎖存器處于維持狀態。當CP=1時，鎖存器功能如下：D=0,Qn+1=0;QQ3.D鎖存器真值表CP001111Qn+1010011

DQn×0×100011011說明狀態不變清0置

14.D鎖存器的次態卡諾圖和狀態轉換圖5.D鎖存器的特性方程Qn+1=D0101DQn+1Qn0011次態卡諾圖D=0D=1D=1D=001狀態轉換圖6.D鎖存器的工作波形CP01DQ1100111

由于D觸發器的次態Qn+1隨輸入D的狀態而定，故常用來鎖存數據，稱為D鎖存器。7.D觸發器的應用8位D鎖存器74LS373的邏輯圖鎖存器74LS373功能表上述鐘控制鎖存器在CP=1期間，輸入信號都能影響鎖存器的輸出狀態，這種觸發方式稱為電平觸發方式。4.2.4

時鐘控制鎖存器的觸發方式及存在問題這種鎖存器在一個CP脈沖期間，只要輸入信號發生多次變化，鎖存器就有可能發生多次翻轉，降低了鎖存器的可靠性。[例1]在時鐘控制RS鎖存器中，若已知CP、R、S的波形，試畫出Q端的波形（假設鎖存器的初始狀態為0）。CPSRCP=1時，鎖存器的狀態由R和S決定。[解]由時鐘控制RS鎖存