2.3TTL系列集成門電路及技術(shù)指標(biāo)TTL是通用的一種邏輯種類，可用于設(shè)計速度極快的開關(guān)網(wǎng)絡(luò)。但雙極型晶體管的體積比MOS管要大的多，且TTL電路功耗較大，存在散熱問題。因此，TTL一般不用于高集成度芯片的設(shè)計。但TTL價格低廉且易于使用，在許多應(yīng)用中仍然十分重要。大多數(shù)TTL集成電路使用5V電源電壓，通常用VCC表示。2.3.1TTL與非門的內(nèi)部結(jié)構(gòu)及工作原理+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3輸入級輸出級中間級1.TTL與非門的內(nèi)部結(jié)構(gòu)

輸入級由多發(fā)射極晶體管T1和基極電組R1組成，它實(shí)現(xiàn)了輸入變量A、B的與運(yùn)算。(1)輸入級+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3輸入級輸出級中間級多射極晶體管的等效電路+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3輸入級輸出級中間級

中間級是放大級，由T2、R2和R3組成，T2的集電極C2和發(fā)射極E2可以分提供兩個相位相反的電壓信號，以滿足輸出級的需要。(2)中間級+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3輸入級輸出級中間級

輸出級由T3、T4、D和R4組成，其中D、T4作為由T3組成的反相器的有源負(fù)載。T3與T4組成推拉式輸出結(jié)構(gòu)，具有較強(qiáng)的負(fù)載能力。(3)輸出級+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3輸入級輸出級中間級2.TTL與非門的功能分析(1)輸入端至少有一個為低電平(UIL=0.3V)

接低電平的發(fā)射結(jié)正向?qū)ātT1的基極電位:UB1=UBE1+UIL

=0.7+0.3=1V+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3輸入級輸出級中間級為使T1的集電結(jié)及T2和T3的發(fā)射結(jié)同時導(dǎo)通，UB1至少應(yīng)當(dāng)?shù)扔赨B1=UBC1+UBE2+UBE3

=2.1VT2和T3必然截止。因此有+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3輸入級輸出級中間級UC2

5V該電壓使T4和D處于良好的導(dǎo)通狀態(tài)。輸出電壓UO=UOH=UC2-UBE4-UD

5-0.7-0.7=3.6V等于高電平(3.6V)當(dāng)UO=UOH時，稱與非門處于關(guān)閉狀態(tài)。+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3輸入級輸出級中間級UB1=UBC1+UBE2+UBE3

=2.1VT2和T3處于飽和狀態(tài)因此(2)輸入端全部接高電平(UIH=3.6V)T1的集電結(jié)及T2和T3的發(fā)射結(jié)會同時導(dǎo)通T1的所有發(fā)射結(jié)均截止+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3輸入級輸出級中間級T2的集電極電位為：

UC2=UCES2+UBE3≈0.3+0.7=1VT4和D截止。輸出電壓UO為：UO=UOL時，稱與非門處于開門狀態(tài)。UO=UOL=UCES5≈0.3V+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3輸入級輸出級中間級由此可見，該電路的輸出和輸入之間滿足“與非”邏輯關(guān)系綜上所述:

當(dāng)輸入端至少有一端接低電平(0.3V)時，輸出為高電平(3.6V)；

當(dāng)輸入端全部接高電平(3.6V)時，輸出為低電平(0.3V)。+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3輸入級輸出級中間級(3)多發(fā)射極三極管的功能a.完成與的邏輯功能。b.便于制造。c.提高電路的開關(guān)速度。(4)TTL與非門具有較高的開關(guān)速度的主要原因：a.采用了多射極管T1,縮短了T2和T3的開關(guān)時間。+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3輸入級輸出級中間級

當(dāng)輸入端全部為高電位時，T1處于倒置工作狀態(tài)。此時T1向T2提供了較大的基極電流，使T2、T3迅速導(dǎo)通飽和。+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3輸入級輸出級中間級當(dāng)某一輸入端突然從高電位變到低電位時，Ib1轉(zhuǎn)而流向T1低電位輸入端，該瞬間將產(chǎn)生很大的集電極電流Ic1，為T2和T3提供了很大的反向基極電流，使T2和T3基區(qū)的存儲電荷迅速消散，因而加快了T2和T3的截止過程，提高了開關(guān)速度。+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3輸入級輸出級中間級(a)當(dāng)T2由飽和轉(zhuǎn)為截止時，T4和D導(dǎo)通。由于T4是射隨，T3的集電極電阻很小，此時瞬間電流很大，從而加速了T3管脫離飽和的速度，使T3迅速截止。b.采用了推拉式輸出電路，加速了T3管存儲電荷的消散過程。+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3輸入級輸出級中間級(b)與非門輸出低電平時T3處于深飽和狀態(tài)，輸出電阻很低；而輸出高電平時T4、D導(dǎo)通，組成射極跟隨器，其輸出電阻也很低，因此無論哪種狀態(tài)輸出電阻都很低，都有很強(qiáng)的帶負(fù)載能力，還能進(jìn)一步加快開關(guān)速度。+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3輸入級輸出級中間級+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3輸入級輸出級中間級當(dāng)輸出為邏輯０時，T3深飽和，可以接受較大的灌電流，負(fù)載電容上的電荷能以很快通過它放電，從而使輸出電壓下降沿很陡。當(dāng)輸出為邏輯1時，T4導(dǎo)通，T3截止，也能夠向負(fù)載提供大的驅(qū)動電流。T4管的低內(nèi)阻可以使電源很快得向負(fù)載電容充電，從而獲得很好的上升沿。+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3輸入級輸出級中間級

推拉輸出結(jié)構(gòu)使TTL門電路能夠驅(qū)動較大的電容負(fù)載而不致嚴(yán)重影響其開關(guān)速度。2.3.2TTL與非門的外特性及有關(guān)參數(shù)1.電壓傳輸特性反映輸出電壓uo隨輸入電壓ui變化的規(guī)律。Q

U’IL

UTH

IIIIII

Q1

Q2

U’IH

UOH

UOL

uO/V

uI/VO

Uoff

Uon=U’IL=U’IH

以Q1、Q2兩點(diǎn)為界，可將此圖分為三個區(qū)域。圖中Q1和Q2點(diǎn)處的斜率

duO/duI=–1是傳輸特性的轉(zhuǎn)折點(diǎn)。Q

U’IL

UTH

IIIIII

Q1

Q2

U’IH

UOH

UOL

uO/V

uI/VO

Uoff

Uon=U’IL=U’IH區(qū)域Ⅰ(uI≤0.6V)輸出高電平UOHuO基本不隨uI而變UOL基本上亦與uI無關(guān)區(qū)域Ⅲ(uI≥1.4V)輸出低電平UOLQ

U’IL

UTH

IIIIII

Q1

Q2

U’IH

UOH

UOL

uO/V

uI/VO

Uoff

Uon=U’IL=U’IH區(qū)域Ⅱ(0.6V≤uI＜1.3V)uO急劇地隨uI變化區(qū)域Ⅱ稱為過渡區(qū)幾個重要參數(shù)：Q

U’IL

UTH

IIIIII

Q1

Q2

U’IH

UOH

UOL

uO/V

uI/VO

Uoff

Uon=U’IL=U’IH(1)關(guān)門電平Uoff（輸入低電平最大值UILmax

）注意：在使用時，輸入低電平絕不能大于Uoff，否則將引起邏輯混亂。

當(dāng)uI<Uoff時，與非門電路的T3截止，相當(dāng)于門關(guān)閉，輸出為高電平。Uoff的典型值0.8VQ

U’IL

UTH

IIIIII

Q1

Q2

U’IH

UOH

UOL

uO/V

uI/VO

Uoff

Uon=U’IL=U’IH當(dāng)uI>Uon時，與非門的T3導(dǎo)通，輸出為低電平。(2)開門電平Uon（輸入高電平最小值UIHmin

）Uon的典型值為2VUOHmin等于Q1點(diǎn)在uO軸上的投影值。(3)輸出高電平下限值UOHmin典型的UOHmin為2.4VQ

U’IL

UTH

IIIIII

Q1

Q2

U’IH

UOH

UOL

uO/V

uI/VO

Uoff

Uon=U’IL=U’IHUOLmax為Q2點(diǎn)在uO軸上的投影值。(4)輸出低電平上限值UOLmaxUOLmax的典型值為0.4V集成門的噪聲容限UN分為高電平噪聲容限UNH和低電平噪聲容限UNL。(5)抗干擾度抗干擾度也稱噪聲容限，它反映電路在多大的干擾電壓uN下仍能正常工作。噪聲容限簡單表示UNL=Uoff-UOLmax

=UILmax-UOLmaxUNH=UOHmin-Uon=UOHmin-UIHminTTL與非門典型的噪聲容限為:UNH=2.4V-2V=0.4V

UNL=0.8V-0.4V=0.4VUoff與Uon越接近，即Uon越小，Uoff越大，則UNH、UNL越大，抗干擾能力就越強(qiáng)。Q

U’IL

UTH

IIIIII

Q1

Q2

U’IH

UOH

UOL

uO/V

uI/VO

Uoff

Uon=U’IL=U’IH(6)閾值電壓Uth典型值為1.4VUoff=Uon=Uth一定條件下，將與非門的電壓傳輸特性理想化,認(rèn)為:Uth就是Q點(diǎn)在uI軸上的投影值。2.輸入特性+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3

R1

T1+VCC

uI

iIiI=f(uI)

R1

T1+VCC

uI

iI

IIS-1

IIH-2OiI/mA

uI/VTTL與非門的輸入特性a.當(dāng)uI<Vth時（忽略T1集電結(jié)的分流）輸入電流ii的絕對值將隨輸入電壓ui的增加而減小。iI=-(VCC-uBE1-uI)/R1iI流入信號源，對信號源形成灌電流負(fù)載。

R1

T1+VCC

uI

iI

IIS-1

IIH-2OiI/mA

uI/VTTL與非門的輸入特性b.當(dāng)uI=Vth時T1的發(fā)射結(jié)截止，輸入電流iI急劇減小，并改變方向。正向電流iI即是T1的漏電流。iI流入TTL門，對信號源形成拉電流負(fù)載。

R1

T1+VCC

uI

iI

IIS-1

IIH-2OiI/mA

uI/VTTL與非門的輸入特性c.當(dāng)uI>Vth時T1將工作在“倒置”狀態(tài)，其輸入電流iI一般小于幾十微安。

R1

T1+VCC

uI

iI

IIS-1

IIH-2OiI/mA

uI/VTTL與非門的輸入特性與輸入特性有關(guān)的參數(shù)有:(1)輸入短路電流IIS當(dāng)uI=0時的輸入電流稱為輸入短路電流。典型值約為-1.5mA。IIS反映了TTL與非門對前級驅(qū)動門灌電流的大小。

R1

T1+VCC

uI

iI

IIS-1

IIH-2OiI/mA

uI/VTTL與非門的輸入特性可以近似認(rèn)為輸入低電平電流IIL≈IIS。

R1

T1+VCC

uI

iI

IIS-1

IIH-2OiI/mA

uI/VTTL與非門的輸入特性

(2)高電平輸入電流IIHIIH通常約幾十微安。當(dāng)uI＞Uth時的輸入電流稱為高電平輸入電流(也稱為輸入漏電流)。反映輸出電壓uO隨輸出負(fù)載電流iL變化的關(guān)系。3.輸出特性+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3uOiL與非門輸出有高、低電平兩種狀態(tài)，下面分兩種情況分析輸出特性。(1)輸出高電平時+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3uOiL

RLT3截止，T4和D導(dǎo)通，iL為拉電流。a.若空載時（iL=0）輸出為高電平uOH≈VCC由于iB4較小，uB4變化很小，uO與空載時相比，略有下降。b.當(dāng)負(fù)載電流比較小時T4處于放大狀態(tài)uE4

uB4+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3uOiL

RLc.當(dāng)iL足夠大時T4管進(jìn)入飽和狀態(tài)輸出電壓uO=VCC-UCES4-uD-iR4R4uO隨著iL增加而線性下降。=VCC-（UCES4+uD）-iLR4

uO/VO1234531

iL/mA

IOHmax高電平輸出特性

由高電平輸出特性曲線，可以得到集成門所允許的最大輸出電流IOHmax。UOHmin(2)輸出低電平時+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3uOiL

RL輸出電流iL從負(fù)載流進(jìn)T3

，形成灌電流。T3飽和a.當(dāng)灌電流增加時T3飽和程度減輕uO隨iL增加略有增加b.當(dāng)iL足夠大時(

70mA）T3將退出飽和進(jìn)入放大狀態(tài)uO隨iL的增加而很快上升+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3uOiL

RL

uO/V

iL/mAO20406080

UOLmax2.01.510.5

IOLmax低電平輸出特性由低電平輸出特性曲線可得：低電平輸出時最大輸出端電流IOLmaxIOLmax為uOL=UOLmax所對應(yīng)的iL2.3.3扇入系數(shù)和扇出系數(shù)扇出系數(shù)反映了與非門的帶負(fù)載能力a.扇入系數(shù)

扇入系數(shù)是指門的輸入端數(shù)b.扇出系數(shù)N扇出系數(shù)是指一個門能驅(qū)動同類型門的個數(shù)b.當(dāng)輸出高電平時

uO/VO1234531

iL/mA

IOHmaxUOHmina.當(dāng)輸出低電平時

uO/V

iL/mAO20406080

UOLmax2.01.510.5

IOLmaxLL(c)兩者之比越大，扇出系數(shù)NL越大。(a)IIS越小，對驅(qū)動門的負(fù)擔(dān)越輕;顯然:(b)IOLmax愈大，則帶灌電流負(fù)載能力愈強(qiáng);一般由于NL<NH，因此通常所說的扇出系數(shù)N即指NL。c.TTL與非門總扇出系數(shù)N=min{NL,NH}No越大，說明門的負(fù)載能力越強(qiáng)。標(biāo)準(zhǔn)TTL系列典型值為102.3.4傳輸時延和功耗1、傳輸時延一個非門的典型輸入波形，輸出波形圖

從輸入波形上升沿的50%到輸出波形下降沿的50%之間的延遲時間，稱為門的輸出由高電平降到低電平的傳輸時延tPHL；

從輸入波形下降沿的50%到輸出波形上升沿的50%之間的延遲時間，稱為門的輸出由低電平升到高電平的傳輸時延tPLH。影響平均傳輸延遲時間tpd的主要因素:a.組件本身的結(jié)構(gòu)和制造工藝。b.電源電壓的大小。c.輸出端所接的其它邏輯電路的輸入電容和寄生的接線電容等。d.門的輸出等效電容愈大，tpd愈大。典型TTL與非門的平均傳輸延遲時間tpd=10～20ns。2.功耗(1)電源電流TTL集成門電路的供電電源VCC為+5VVCC供給的電流叫電源電流，用IE表示。IE小，則組件功耗就小。高功耗TTL門的開關(guān)速度較快。⑵功耗功耗：組件工作時消耗的功率，它等于電源電壓

VCC與電源電流IE之積。電路在輸入全0和全1時的功耗是不一樣的，通常取其平均值。要求低功耗與提高門電路的開關(guān)速度相矛盾。常用功耗-時延積M作為衡量一個門的品質(zhì)指標(biāo)。M=P·tpdM值越大，表示組件的性能越差。2.3.5TTL集電極開路門和三態(tài)邏輯門1.集電極開路門(OC門)(1)TTL門輸出端并聯(lián)問題10

該與非門輸出高電平，T5截止。

該與非門輸出低電平，T5導(dǎo)通。

當(dāng)將兩個TTL“與非”門輸出端直接并聯(lián)時：Vcc→R5→門1的T4→門2的T5產(chǎn)生一個很大的電流。注：TTL輸出端不能直接并聯(lián)。產(chǎn)生一個大電流a.抬高門2輸出低電平;b.會因功耗過大損壞門器件。(2)OC門的結(jié)構(gòu)+VCC(+5V)

R4100

T4DFAB

R14k

R21k

R31k

T2

T1

T3RC+VCFAB

T2

T1

T3

+VCC省去T4、D和R4

&ABF國標(biāo)符號BF曾用符號A(3)OC門的電路符號FAB

T2

T1

T3

+VCCRC+VC(4)功能分析FAB

T2

T1

T3

+VCCRC+VCa.當(dāng)輸入端全為高電平時，T2、T3導(dǎo)通，輸出F為低電平；b.輸入端有一個為低電平時，T2、T3截止，輸出F高電平接近電源電壓VC。故OC門完成“與非”邏輯功能。輸出邏輯電平：低電平0.3V，高電平為VC（5~30V）。OC門使用時，必須外接“上拉電阻RC”和+VC相連。(5)負(fù)載電阻RC的選擇保證OC門輸出的高電平不低于UOHmin；a.RC的選取原則:輸出的低電平不大于UOLmax。b.當(dāng)多個OC門并聯(lián)后為多個負(fù)載門提供輸入信號時(a)當(dāng)n個驅(qū)動門全部輸出UOH為使UOH≥UOHmin，則必須使即故(b)當(dāng)n個驅(qū)動門全部輸出UOL

這種情況對于導(dǎo)通門來說負(fù)載是最重的。因為

假設(shè)ICC和所有的負(fù)載電流全部流入唯一導(dǎo)通門的輸出管T3。所以為保證IOL=IOLmax時，UOL≤UOLmax，應(yīng)當(dāng)使即故

式中，IOLmax是一OC門允許的最大灌電流。綜合上述兩種情況，上拉電阻RC的取值范圍是：RCmin≤RC≤RCmax

(7)OC門的應(yīng)用a.實(shí)現(xiàn)多路信號在總線(母線)上的分時傳輸b.實(shí)現(xiàn)電平轉(zhuǎn)換——抬高輸出高電平UOL=UCES3≈0.3VUOH≈VC由OC門的功能分析可知，OC門輸出:所以，改變電源電壓可以方便地改變其輸出高電平。OC門的這一特性，被廣泛用于數(shù)字系統(tǒng)的接口電路，實(shí)現(xiàn)前級和后級的電平匹配。c.驅(qū)動非邏輯性負(fù)載(a)用來驅(qū)動發(fā)光二極管(LED)(b)用來驅(qū)動干簧繼電器(c)用來驅(qū)動脈沖變壓器(d)用來驅(qū)動電容負(fù)載的，構(gòu)成鋸齒波發(fā)生器。脈沖變壓器與普通變壓器的工作原理相同，只是脈沖變壓器可工作在更高的頻率上。(e)OC門實(shí)現(xiàn)“線與”邏輯

由于這種“與”邏輯是兩個OC門的輸出線直接相連實(shí)現(xiàn)的，故稱作“線與”。用OC門實(shí)現(xiàn)“與或非”運(yùn)算，要比用其它門的成本低。b.由于它只能在RCmin和RCmax之間取值，開關(guān)速度受到限制。a.OC門的外接電阻的大小會影響系統(tǒng)的開關(guān)速度，其值越大，工作速度越低。注意：c.OC門只適用于開關(guān)速度不高的場合。