5.4寄存器5.4.1數碼寄存器1.兩拍接受方式特點：先清0后置數，并行輸入、并行輸出。AB清0置數定義：寄存二進制數碼的電路。分類：數碼寄存器，移位寄存器，移位寄存器型計數器.

2.單拍接受方式特點：清0和置數同時進行，并行輸入、并行輸出。寄存器是由具有存儲功能的觸發器組合起來構成的。一個觸發器可以存儲1位二進制代碼，存放n位二進制代碼的寄存器，需用n個觸發器來構成。并行輸出并行輸入5.4.2移位寄存器移位寄存器：具有寄存代碼和移位功能的電路。1.4位右移移位寄存器并行輸出2.4位左移移位寄存器并行輸出M1M0D3集成雙向移位寄存器T1194（74194）RD=0，清零。DSLDSR3.集成雙向移位寄存器74LS1943.集成雙向移位寄存器74LS1941.環形計數器結構特點即將輸出Q0接到輸入端D3。工作原理根據起始狀態設置的不同，在輸入計數脈沖CP的作用下，環形計數器的有效狀態可以循環右移移位一個1，也可以循環右移移位一個0。即當連續輸入CP脈沖時，環形計數器中各個觸發器的Q端，將依次出現矩形脈沖。

5.4.3移位寄存器型計數器定義：移位寄存器的輸出以一定方式反饋到串行數碼輸入端。狀態方程不能自啟動的4位右移環形計數器有效循環1000010000100001無效循環110111100111101111000110001110010101000011111010狀態圖能自啟動的4位環形計數器狀態圖狀態方程

計數長度：N=n

循環移位一個“1”或“0”2.扭環形計數器結構特點狀態圖不能自啟動&&能自啟動的扭環形計數器:

計數長度：N=2n

3最大長度移位寄存器型計數器特點：N=2n–1

利用異或運算形成反饋

011111110001011111CP0與0異或為0，故全0碼組為穩定的無效狀態，電路不能自啟動。改進電路能自啟動。0005.5順序脈沖發生器(自學)例：異步3位二進制計數器3/8線譯碼器構成的順序脈沖發生器的時序圖。窄脈沖是由于計數器中各觸發器不能同時翻轉，使譯碼器的輸入發生競爭而產生冒險。消除干擾脈沖的方法：1）采用環形計數器；2）采用每次狀態變化時，只有一個觸發器翻轉的計數器，如扭環形計數器；3）采用3.8節介紹的消除冒險方法。時間順序有先有后的脈沖,叫做順序脈沖。產生順序脈沖的電路，叫順序脈沖發生器。順序脈沖發生器由計數器和譯碼器構成。時序圖譯碼器電路圖計數器一、計數器型順序脈沖發生器計數器型順序脈沖發生器一般用按自然態序計數的二進制計數器和譯碼器構成。用集成計數器74LS163和集成3線-8線譯碼器74LS138構成的8輸出順序脈沖發生器。二、移位型順序脈沖發生器移位型順序脈沖發生器由移位寄存器型計數器加譯碼電路構成。其中環形計數器的輸出就是順序脈沖，故可不加譯碼電路就可直接作為順序脈沖發生器。時序圖設計要求原始狀態圖狀態化簡畫邏輯電路圖檢查電路能否自啟動1246時序電路的設計步驟：選觸發器，求、輸出、狀態、驅動方程5狀態編碼3化簡

5.6.1同步時序電路的設計

5.6.1同步時序電路的設計

設計步驟：

1邏輯抽象，畫原始狀態圖

由設計要求，確定輸入變量、輸出變量、電路的狀態含義和狀態數。對狀態編號，畫原始狀態圖。

2狀態化簡，合并重復狀態

如果有兩個狀態，在輸入相同時，會轉換到同一狀態并得一樣的輸出，則為重復狀態，應進行合并，化簡狀態圖。

3狀態編碼，畫代碼的狀態圖

確定觸發器的數目n和類型（2n>N);確定編碼,畫代碼狀態圖。

4求輸出方程、驅動方程由狀態圖表明的函數關系畫卡諾圖，合理化簡可得輸出方程和狀態方程，由狀態方程可得驅動方程。

5檢查電路能否自啟動

6畫邏輯電路圖

例5-2設計一個同步6進制計數器。/0/0原始狀態圖

代碼狀態圖解：

1邏輯抽象畫原始狀態圖：

C表示進位輸出，S0、S1、…、S5

表示在計數脈沖CP作用下的六個狀態。

2狀態編碼，畫代碼狀態圖：1）由2n>N=6，確定觸發器數n=3；選用JK觸發器；

2）狀態編碼：S0=000、S1=100、S2=110、S3=111、S4=011、S5=001，010、101作任意項。

3）畫代碼狀態圖：C--進位卡諾圖

3求輸出方程、驅動方程

/C1）輸出方程：次態卡諾圖2）驅動方程求驅動方程：JK觸發器的特性方程：將卡諾圖分為兩部分，然后化簡。分解卡諾圖：4檢查能否自啟動將010、101兩個無效狀態代入狀態方程和輸出方程，算出次態和輸出，結果如右圖。電路不能自啟動。5實現自啟動的方法1)修改無效狀態的次態110110修改后的狀態方程：驅動方程：輸出方程：JK觸發器的特性方程：5實現自啟動的方法

2）重新選擇編碼方案選擇8421編碼，代碼圖如圖示。輸出方程：狀態方程：電路能自啟動。JK觸發器的特性方程：驅動方程：無效狀態轉換：

Q2Q1Q01101110006畫邏輯圖：(8421編碼)驅動方程：輸出方程：&C例5-3設計一個可控同步加法計數器，當控制信號X=1時為5進制，X=0時為3進制。X

000001010X

100011解：1建立原始狀態圖2畫代碼狀態圖1)狀態編碼:n=3和52)畫代碼狀態圖3)選JＫ觸發器

3.1輸出方程：

000001010X

100011C2C1

3.2狀態方程：

000001010X

100011

4

檢查自啟動沒有無效狀態，電路能自啟動。

5驅動方程

JK觸發器特性方程6畫邏輯圖設計一個串行數據檢測電路，當連續輸入3個或3個以上1時，電路的輸出為1，其它情況下輸出為0。例如：輸入X 101100111011110輸入Y 000000001000110例1建立原始狀態圖S0S1S2S3設電路開始處于初始狀態為S0。第一次輸入1時，由狀態S0轉入狀態S1，并輸出0；1/0X/Y若繼續輸入1，由狀態S1轉入狀態S2，并輸出0；1/0如果仍接著輸入1，由狀態S2轉入狀態S3，并輸出1；1/1此后若繼續輸入1，電路仍停留在狀態S3，并輸出1。1/1電路無論處在什么狀態，只要輸入0，都應回到初始狀態，并輸出0，以便重新計數。0/00/00/00/0原始狀態圖中，凡是在輸入相同時，輸出相同、要轉換到的次態也相同的狀態，稱為等價狀態。狀態化簡就是將多個等價狀態合并成一個狀態，把多余的狀態都去掉，從而得到最簡的狀態圖。狀態化簡2狀態分配3所得原始狀態圖中，狀態S2和S3等價。因為它們在輸入為1時輸出都為1，且都轉換到次態S3；在輸入為0時輸出都為0，且都轉換到次態S0。所以它們可以合并為一個狀態，合并后的狀態用S2表示。S0=00S1=01S2=104選觸發器，求輸出、狀態、驅動方程選用2個CP下降沿觸發的JK觸發器，分別用FF0、FF1表示。采用同步方案，即取：輸出方程狀態方程比較，得驅動方程：電路圖5檢查電路能否自啟動6將無效狀態11代入輸出方程和狀態方程計算：電路能夠自啟動。

例5-4設計一個串行數據檢測器,當連續輸入信號110時,輸出為1,否則為0。

解：1.建立原始狀態圖

X--輸入

Y--輸出。

S0—初態

S1—輸入1個1S2---輸入2個1S3---輸入2個1后再輸入1個03狀態編碼，畫代碼狀態圖2狀態化簡S0和S3在相同的輸入下產生相同的輸出，S0和S3等價。S0—00S1—01S2---104求輸出方程，狀態方程5自啟動11000/111101/06驅動方程7邏輯圖例1建立原始狀態圖設計一個按自然態序變化的7進制同步加法計數器，計數規則為逢7進1，產生一個進位輸出。狀態化簡2狀態分配3已經最簡。已是二進制狀態。4選觸發器，求時鐘、輸出、狀態、驅動方程因需用3位二進制代碼，選用3個CP下降沿觸發的JK觸發器，分別用FF0、FF1、FF2表示。由于要求采用同步方案，故時鐘方程為：輸出方程：狀態方程比較，得驅動方程：電路圖5檢查電路能否自啟動6將無效狀態111代入狀態方程計算：可見111的次態為有效狀態000，電路能夠自啟動。例設計一個異步時序電路，要求如右圖所示狀態圖。4選觸發器，求時鐘、輸出、狀態、驅動方程選用3個CP上升沿觸發的D觸發器，分別用FF0、FF1、