數(shù)字邏輯電路本課程將帶你走進(jìn)數(shù)字邏輯電路的世界，深入理解數(shù)字電路的基本概念、原理和應(yīng)用，為后續(xù)的電子系統(tǒng)設(shè)計(jì)打下堅(jiān)實(shí)的基礎(chǔ)。課程介紹課程目標(biāo)掌握數(shù)字邏輯電路的基本理論、分析方法和設(shè)計(jì)流程。了解常見(jiàn)的數(shù)字邏輯器件和數(shù)字系統(tǒng)設(shè)計(jì)方法。課程內(nèi)容課程涵蓋數(shù)制與編碼、布爾代數(shù)、邏輯門(mén)、組合邏輯電路、時(shí)序邏輯電路、存儲(chǔ)器、可編程邏輯器件等內(nèi)容。電子技術(shù)基礎(chǔ)回顧基本概念電壓、電流、電阻、電容、電感等基本概念。電路分析基爾霍夫定律、歐姆定律、戴維寧定理等電路分析方法。常用元件電阻、電容、電感、二極管、三極管等常用電子元件。數(shù)制與編碼進(jìn)制的概念二進(jìn)制、十進(jìn)制、八進(jìn)制、十六進(jìn)制等進(jìn)制及其轉(zhuǎn)換。常用編碼BCD碼、ASCII碼、Gray碼等常用編碼及其應(yīng)用。布爾代數(shù)及邏輯門(mén)布爾代數(shù)基本運(yùn)算、邏輯運(yùn)算、代數(shù)定理等。邏輯門(mén)與門(mén)、或門(mén)、非門(mén)、異或門(mén)、與非門(mén)、或非門(mén)等基本邏輯門(mén)。邏輯門(mén)電路邏輯門(mén)的符號(hào)、真值表、邏輯表達(dá)式等。組合邏輯電路加法器半加器、全加器、多位加法器等。減法器補(bǔ)碼減法器、一位減法器、多位減法器等。編碼器二進(jìn)制編碼器、優(yōu)先編碼器、十進(jìn)制編碼器等。譯碼器二進(jìn)制譯碼器、七段譯碼器、BCD譯碼器等。組合邏輯電路分析1邏輯表達(dá)式分析2真值表分析3卡諾圖化簡(jiǎn)4電路圖分析組合邏輯電路設(shè)計(jì)需求分析邏輯表達(dá)式設(shè)計(jì)邏輯表達(dá)式化簡(jiǎn)電路圖設(shè)計(jì)觸發(fā)器的概念1基本概念2狀態(tài)觸發(fā)器具有兩種狀態(tài)，分別表示邏輯“0”和邏輯“1”。3翻轉(zhuǎn)觸發(fā)器可以通過(guò)輸入信號(hào)進(jìn)行狀態(tài)翻轉(zhuǎn)。4保持觸發(fā)器能夠在沒(méi)有輸入信號(hào)的情況下保持其狀態(tài)。D觸發(fā)器1結(jié)構(gòu)D觸發(fā)器包含一個(gè)數(shù)據(jù)輸入端D、一個(gè)時(shí)鐘輸入端CLK和一個(gè)數(shù)據(jù)輸出端Q。2工作原理當(dāng)時(shí)鐘信號(hào)CLK有效時(shí)，D觸發(fā)器將數(shù)據(jù)輸入端D的數(shù)據(jù)鎖存到輸出端Q。3特性D觸發(fā)器具有透明性，即時(shí)鐘信號(hào)有效時(shí)，輸出端Q始終跟隨數(shù)據(jù)輸入端D。JK觸發(fā)器1輸入JK觸發(fā)器包含兩個(gè)輸入端J和K，以及一個(gè)時(shí)鐘輸入端CLK。2輸出JK觸發(fā)器有一個(gè)數(shù)據(jù)輸出端Q。3功能JK觸發(fā)器可以實(shí)現(xiàn)多種邏輯功能，如置位、復(fù)位、保持等。時(shí)序邏輯電路時(shí)鐘信號(hào)時(shí)鐘信號(hào)是時(shí)序邏輯電路中的關(guān)鍵信號(hào)，用于控制數(shù)據(jù)在電路中的流動(dòng)。狀態(tài)轉(zhuǎn)換時(shí)序邏輯電路的輸出不僅取決于當(dāng)前的輸入，還取決于電路的歷史狀態(tài)。狀態(tài)機(jī)及其分類Moore型狀態(tài)機(jī)輸出僅與當(dāng)前狀態(tài)有關(guān)，與輸入無(wú)關(guān)。Mealy型狀態(tài)機(jī)輸出與當(dāng)前狀態(tài)和輸入都有關(guān)。同步時(shí)序邏輯設(shè)計(jì)1狀態(tài)機(jī)的狀態(tài)表2狀態(tài)圖3狀態(tài)方程4電路實(shí)現(xiàn)異步時(shí)序邏輯設(shè)計(jì)競(jìng)態(tài)冒險(xiǎn)競(jìng)爭(zhēng)-冒險(xiǎn)分析消除競(jìng)態(tài)和冒險(xiǎn)寄存器和計(jì)數(shù)器寄存器存儲(chǔ)一組二進(jìn)制數(shù)據(jù)的器件，可用于存儲(chǔ)指令、地址、數(shù)據(jù)等。計(jì)數(shù)器用于計(jì)數(shù)的電路，可以實(shí)現(xiàn)加計(jì)數(shù)、減計(jì)數(shù)、循環(huán)計(jì)數(shù)等功能。移位寄存器右移寄存器數(shù)據(jù)向右移動(dòng)，最高位數(shù)據(jù)丟失，最低位補(bǔ)0。左移寄存器數(shù)據(jù)向左移動(dòng)，最低位數(shù)據(jù)丟失，最高位補(bǔ)0。計(jì)數(shù)器的設(shè)計(jì)1計(jì)數(shù)方式加計(jì)數(shù)、減計(jì)數(shù)、循環(huán)計(jì)數(shù)等。2計(jì)數(shù)模計(jì)數(shù)器所能計(jì)數(shù)的最大值。3電路實(shí)現(xiàn)使用觸發(fā)器、邏輯門(mén)等元件實(shí)現(xiàn)計(jì)數(shù)器。存儲(chǔ)器的概念1基本概念2地址用于識(shí)別存儲(chǔ)器單元的唯一編號(hào)。3數(shù)據(jù)存儲(chǔ)器中存儲(chǔ)的二進(jìn)制信息。4讀寫(xiě)存儲(chǔ)器可以讀出存儲(chǔ)的數(shù)據(jù)，也可以寫(xiě)入新的數(shù)據(jù)。RAM的工作原理1隨機(jī)存取可以隨機(jī)存取任何一個(gè)存儲(chǔ)單元。2易失性斷電后數(shù)據(jù)會(huì)丟失。3種類靜態(tài)RAM（SRAM）、動(dòng)態(tài)RAM（DRAM）等。ROM的工作原理1只讀只能讀出數(shù)據(jù)，不能寫(xiě)入數(shù)據(jù)。2非易失性斷電后數(shù)據(jù)不會(huì)丟失。3種類掩膜ROM、PROM、EPROM、EEPROM等。可編程邏輯器件FPGA現(xiàn)場(chǎng)可編程門(mén)陣列，允許用戶根據(jù)需要對(duì)器件進(jìn)行編程。CPLD復(fù)雜可編程邏輯器件，提供更大的集成度和更復(fù)雜的邏輯功能。FPGA的工作原理可配置邏輯塊包含邏輯門(mén)、觸發(fā)器等，可根據(jù)需要配置不同的邏輯功能。可編程互連網(wǎng)絡(luò)用于連接不同的邏輯塊，實(shí)現(xiàn)復(fù)雜的電路連接。CPLD的工作原理1可編程宏單元2可編程互連網(wǎng)絡(luò)3可編程I/O塊數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例需求分析系統(tǒng)設(shè)計(jì)電路設(shè)計(jì)電路仿真電路調(diào)試實(shí)驗(yàn)指導(dǎo)實(shí)驗(yàn)?zāi)康尿?yàn)證數(shù)字邏輯電路的基本原理和應(yīng)用。實(shí)驗(yàn)內(nèi)容使用實(shí)驗(yàn)器材搭建數(shù)字邏輯電路，進(jìn)行測(cè)試和分析。實(shí)驗(yàn)要求認(rèn)真閱讀實(shí)驗(yàn)指導(dǎo)書(shū)，安全操作實(shí)驗(yàn)器材，獨(dú)立完成實(shí)驗(yàn)報(bào)告。實(shí)驗(yàn)報(bào)告要求實(shí)驗(yàn)內(nèi)容詳細(xì)記錄實(shí)驗(yàn)步驟、實(shí)驗(yàn)現(xiàn)象、實(shí)驗(yàn)數(shù)據(jù)等。實(shí)驗(yàn)分析分析實(shí)驗(yàn)結(jié)果，解釋實(shí)驗(yàn)現(xiàn)象，得出實(shí)驗(yàn)結(jié)論。課程總結(jié)