課程作業7-10課程作業第7章第1題題目：修改非常簡單微序列控制器，將其狀態分配給下列地址。給出這些分配所需的映射邏輯。狀態地址FETCH10000FETCH20001FETCH30010ADD10011ADD20100AND10101AND20110JMP10111INC11000第7章第1題解：課程作業第7章第2題題目：根據習題1的狀態分配，重寫非常簡單微序列控制器優化后的水平微代碼。課程作業第7章第2題解：課程作業第7章第12題題目：我們希望修改非常簡單CPU，使之包含一個新的8位寄存器R和兩條新指令。指令MVAC完成RAC的傳送，其指令碼是1110XXXX；指令MOVR完成ACR的操作，指令碼是1111XXXX；而INC的新指令碼是110XXXXX；其它指令碼保持不變。試采用直接產生控制信號的方法給出修改后非常簡單CPU的微序列控制器。課程作業第7章第12題解：與第10題修改類似，但增加如下兩點內容i) 添加控制信號RLOAD,RBUS,ACBUS,和ALUS2到微代碼存儲器的控制信號中 對這些控制信號，除了在地址0110和0111處的微指令設置為1，其余微指令中均設置為0ii) 在微代碼存儲器中添加課程作業第7章第12題解：驗證，測試程序為0:MVAC(初始AC=1) 1:MOVR課程作業第7章第22題題目：用具有垂直微代碼的微序列控制器來設計一個如下的CPU：它能夠訪問256個字的存儲器，每個字是8位寬。該CPU通過輸出一個8位地址到它的輸出引腳A[7..0]，并且通過輸入引腳D[7..0]從存儲器讀入8位值。CPU包括一個8位寬的地址寄存器(AR)，程序計數器(PC)，累加器(AC)，數據寄存器(DR)和一個3位寬的指令寄存器(IR)。該CPU必須實現如下的指令集。注意是一個8位值，它存放在緊接著該指令后面的存儲單元中。指令指令碼操作LDI000XXXXX

AC

STO001XXXXX

M[]ACADD010XXXXX

ACAC+M[]OR011XXXXX

ACACM[]JUMP100XXXXX

PC

JREL101AAAAAPCPC+000AAAAASKIP110XXXXXPCPC+1RST111XXXXXPC0,AC0課程作業第7章第22題解：狀態圖課程作業第7章第22題解：RTL代碼FETCH1:AR

PC ADD1: DR

M,PC

PC+1FETCH2:DR

M,PC

PC+1 ADD2: AC

AC+DRFETCH3:IR

DR[7..5],AR

PC OR1:DR

M,PC

PC+1LDI1:DR

M,PC

PC+1 OR2: AC

AC

DRLDI2:AC

DR JUMP1: DR

MSTO1:DR

M,PC

PC+1 JUMP2: PC

DRSTO2:AR

DR JREL1: PC

PC+000DR[4..0]STO3:DR

AC SKIP1: PC

PC+1STO4:M

DR RST1: PC

0,AC

0課程作業第7章第22題解：控制信號課程作業第7章第22題解：寄存器課程作業第7章第22題解：ALU課程作業第7章第22題解：微序列硬件與圖7.3和7.4所示基本相同,除了微操作被輸出到譯碼器以生成實際的微操作信號，以及映射函數為1,IR[2..0],0

微操作域的分配課程作業第7章第22題解：微代碼課程作業第8章第10題題目：修改Booth算法的RTL代碼使之執行操作UVXV，并給出修改后算法的硬件實現。課程作業第8章第10題解：課程作業第8章第10題解：課程作業第8章第28題題目：采用一個三段流水線執行下列代碼：FORi=1TOnDO{X[i]((A[i]B[i])+C[i])D[i]}第一段流水線執行乘法A[i]B[i]，執行時間微20ns，其中15ns用于乘法運算，5ns用于將結果保存到鎖存器。第二段將第一段產生的積與C[i]相加，執行時間為15ns（包括將結果保存到鎖存器的時間）。第三段執行最終的乘法，執行時間為20ns。求該流水線的時鐘周期。求該流水線的穩態加速比。當n取何值時，該流水線輸出結果的速度大于一個非流水線單元的輸出速度？當n取何值時，該流水線的加速比為1.5？課程作業第8章第28題解：

a) 20ns b) c) n*40>20*(n+2),從而得到n>2 d) ,whichyieldsn=6課程作業第8章第30題題目：給出兩個6位數相乘的Wallace樹的設計。課程作業第8章第30題解：課程作業第9章第1題題目：對于下表所示的816相聯存儲器，為選擇最后一個單元，數據寄存器何屏蔽寄存器應存入什么值？假定開始8位是標簽，其余位是數據。數據有效0000100100100111010110110001100011010111111100000011101011001111000100000000000000001111100000111111100110111110000000111110000111100001課程作業第9章第1題解： 掩碼: 1111111100000000

數據: 11110000xxxxxxxx課程作業第9章第2題題目：在下列條件下，習題1的相聯存儲器中哪個值會被訪問？a)Mask=1111000000000000,Data=0000100100100111b)Mask=0000000000001111,Data=1111111111110000c)Mask=1111000000000000,Data=1111000000001111課程作業第9章第2題解：

a)從頂部開始第5個位置

b)從頂部開始第3，7和8個位置

c)沒有符合該條件的位置第9章第3題假設能訪問1M×16內存空間的CPU的cache，該cache能容納8K×16的數據，并分別采用以下的映象方法。給出Cache每一單元的組織結構及位數和總的單元數目。(1)全相聯映象(2)直接映象(3)2路組相聯(4)4路組相聯

課程作業第9章第5題題目：一個使用相對簡單CPU的計算機系統，要包含一個1K大小、行大小為2字節的相聯Cache：Cache中的每一單元有多少位？相聯存儲器需要什么mask值？課程作業第9章第5題解：

a)32或33位:15位用于地址標記

8位用于第一個數據值

8位用于第二個數據值

1位用于有效位

1位用于修改位（臟位，僅當高速緩存使用 寫回方式時采用）

b)假設位按照a)所給出的那樣排列：

1111111111111110000000000000000課程作業第9章第20題題目：一個計算機系統有一個cache，其TC=10ns，命中率為80%，平均訪問時間TM=24ns，求物理內存的訪問時間為多少？課程作業第9章第20題解：

TP=(TM-hTC)/(1-h)=(24ns-.8*10ns)/.2=80ns課程作業第10章第7題題目：修改相對簡單CPU的微程序控制單元以包括INPT指令。課程作業第10章第7題解：

i)修改映射函數，將指令碼00100000映射到微代碼地址1000000. ii)添加微代碼信號IO,設置它只在地址為67的微指令中為1，其余為0. iii)添加下列微指令到微代碼存儲器中（下表中僅列出了有效的控制信號）

64:DRLOAD,MEMBUS,PCINC,ARINC UJ65 65:TRLOAD,DRLOAD,MEMBUS,PCINC UJ66 66:ARLOAD,DRHBUS,TRBUS UJ67 67:DRLOAD,MEMBUS UJ68 68:ACLOAD,DRLBUS UJ01課程作業第10章第9題題目：假定下列事件順序，寫出CPU從0至100ns執行的程序。每個中斷服務程序需用20ns完成。時間動作0ns主程序啟動10nsIRQ120nsIRQ245nsIRQ360nsIRQ4課程作業第10章第9題解：

課程作業第10章第22題題目：設計DMA地址、計數及控制寄存器中LD信號的邏輯電路。這些寄存器的地址分別為8000H、8001H、8002H。課程作業第10章第22題解：

課程作業第10章第23題題目：采用相對簡單CPU（包括OTPT指令）的匯編語言寫一個程序用第22題的DMA控制器實現傳送。系統從I/O設備中傳送64字節數據至起始單元為1000H的存儲器中。在此系統中，DMA地址寄存器保存地址的高8位，低8位一直為0；DMA計數和控制寄存器均為8位；寫入控制寄存器啟動DMA傳送的值為02H；存儲單元2000H、2001H和2002H中分別存儲值10H、40H和02H。課程作業第10章第23題解：

LDAC2000 OTPT8000 LDAC2001 OTPT8001 LDAC2002 OTPT8002習題第4章19.某計算機系統有8位的地址總線和8位的數據總線，采用單獨I/O。它有64字節的EPROM，起始地址為00H，由64×4的芯片構成；有128字節的RAM，起始地址為40H，由32×8的芯片構成；有一個帶READY信號的輸入設備，其地址為40H；還有一個不帶READY信號的輸出設備，地址為80H。試畫出該系統的設計圖，要包括所有使能和載入邏輯。22.某計算機系統具有8位的地址總線和8位的數據總線，使用存儲器映射I/O。它有128字節的PROM，起始地址為00H，由32×4的芯片構成；有96字節的RAM，起始地址為80H，由一個64×8的芯片和幾個32×2的芯片構成；有一個帶READY信號的輸入設備，其地址為F0H；有一個帶READY信號的輸出設備，其地址為F1H，還有一個帶READY信號的雙向輸入/輸出設備，其地址為F2H。試畫出該系統的設計圖，要包括所有使能和載入邏輯。6-10．對非常簡單CPU進行修改，使其加入一個新的8位寄存器R，以及兩條新的指令：MVAC，執行R←AC的操作，操作碼為1110XXXX；MOVR，執行操作AC←R，操作碼是1111XXXX。而INC指令的操作碼改為110XXXXX，其它指令的操作碼保持不變。給出該CPU的新狀態圖及其RTL代碼。7-10.像第六章習題10那樣，我們希望修改非常簡單CPU，使之包含一個新的8位的寄存器R和兩條新指令。指令MVAC完成R←AC的傳送，其指令代碼是1110XXXX；指令MOVR完成操作AC←R，指令代碼是1111XXXX；而INC指令的新代碼是110XXXXX；其它的指令代碼保持不變。試給出新的狀態圖、RTL代碼、寄存器部分所要作的修改、微序列控制器的改動以及它的水平微代碼，并驗證新指令的功能。Ch6-728.設計一個CPU，滿足如下的規范要求：（1）它能夠訪問64個字的存儲器，每個字是8位寬。該CPU通過輸出一個6位地址到它的輸出引腳A［5..0］，并且通過輸入引腳D［7..0］從存儲器讀入8位寬的值。（2）CPU包括一個6位寬的地址寄存器（AR）和程序計數器（PC）；一個8位的累加器（AC）和數據寄存器（DR）；還有一個2位寬的指令寄存器（IR）。（3）該CPU必須實現如下指令集：8-18修改符號—幅值表示法的加減法算法，使得OVERFLOW僅在一個微操作中被設置。給出修改的RTL代碼和硬件實現。Ch89-4說明能訪問256K×8內存地址的CPU的cache結構；這個cache能容納16K×8的數據，并采用以下的映射策略。給出每一單元位數和總的單元數目。a)全相聯映射b)直接映射c)2路組相聯d)4路組相聯9-5、一個使用相對簡單CPU的計算機系統，要包含一個1K大小、行大小為2字節的相聯cache：a)cache中的每一單元有多少位？b)相聯存儲器需要什么mask值？9-6、對于第5題所示的計算機系統，給出執行每一如下指令后cache中的內容（所有數值均以16進制給出）。0：LDAC42343:CLAC4:JMPZ000A7:JUMP0000A:INACB:MVACC:ADDD:STAC092710:JUMP00004234:554235:29CH03測驗1.CPU主要包括___B___。A．控制器B．控制器、運算器、CacheC．運算器和主存D．控制器、ALU、主存2．主機中能對指令進行譯碼的器件是___C___。A．ALUB．運算器C．控制器D．存儲器3．CPU內通用寄存器的位數取決于___B___。A．存儲器容量B．機器字長C．指令的長度D．CPU的管腳數4．程序計數器PC屬于___C___。A．運算器B．控制器C．存儲器D．I/O接口5．計算機主頻的周期是指____B__。A．指令周期B．時鐘周期C．CPU周期D．存取周期測驗3.1測驗3.21．立即尋址指的是___B___。A．尋址的地址置于操作之后B．常量數值置于操作之后C．數值置于寄存器中D．地址置于寄存器中2．寄存器直接尋址是指___A___。A．操作數在寄存器中B．操作數地址在寄存器中C．以寄存器值為偏移量尋址D．指令給出相對寄存器的偏移量3．直接對存儲器中的操作數的尋址稱為__B/D____尋址。A．直接B．間接C．寄存器D．寄存器間接4．寄存器間接尋址方式中，操作數處在___B___。A.通用寄存器B．主存單元C．程序計數器D．堆棧5．操作數地址存放在寄存器的尋址方式叫___D___。A．相對尋址方式B．變址寄存器尋址方式C．寄存器尋址方式D．寄存器間接尋址方式6．先計算后再訪問內存的尋址方式是___D___。A．立即尋址B．直接尋址C．間接尋址D．變址尋址7．就取得操作數的速度而言，下列尋址方式中速度最快的是___B___，速度最慢的是___C___，不需要訪存的尋址方式是___B___。A．直接尋址B.立即尋址C.間接尋址測驗3.28．下列指令中，___D___不能支持數值處理。A．算術運算類指令B．移位操作類指令C．字符串處理類指令D．輸入輸出類指令9．運算型指令的尋址與轉移性指令的尋址不同點在于___A___。A．

前者取操作數，后者決定程序轉移地址B．

后者取操作數，前者決定程序轉移地址C．

前者是短指令，后者是長指令D．

前者是長指令，后者是短指令10．在8086的堆棧中，保持不變的是___C___。A．棧項B．棧指針C．棧底D．棧中的數據測驗3.211．設相對尋址的轉移指令占兩個字節，第一個字節為操作碼，第二個字節是相對位移量（用補碼表示）。每當從存儲器中取出第一個字節時，即自動完成(PC)+1→PC。設當前PC的內容為2003H，要求轉移到200AH地址，則該轉移指令的第二個字節的內容應為___B___。若PC的內容是2008H，要求轉移到2001H，則該轉移指令的第二個字節的內容應為___E___。A．05HB．06HC．07HD．F7HE．F8HF．F9H測驗3.2CH04測驗在計算機中，存儲器是數據傳送的中心，但訪問存儲器的請求是由CPU或I/O所發出的。因為動態存儲器是破壞性讀出，所以在不訪問動態存儲器時不用刷新。CPU中通常都設置若干個寄存器，這些寄存器與主存統一編址。訪問這些寄存器的指令格式與訪問存儲器是相同的。利用大規模集成電路技術把計算機的運算部件和控制部件做在一塊集成電路芯片上，這樣的一塊芯片叫做單片機。同SRAM相比，由于DRAM需要刷新，所以功耗大。答案：錯。SRAM不需要刷新是由于電路的構成不同。它是依靠電源維持運行，而DRAM是依靠電容維持狀態，所以SRAM功耗較大。兼容機之間指令系統可以是相同的，但硬件的實現方法可以不同。判斷題1、完整的計算機系統應包括__D___。A運算器、存儲器、控制器；B外部設備和主機；C主機和實用程序；D配套的硬件設備和軟件系統2、存儲器是計算機系統的記憶設備，它主要用來___C___。A．存放數據B．存放程序C．存放數據和程序D．存放微程序3．按字節編址的存儲器中，每個編址單元中存放___B___信息。A．1位B．8位C．16位D．64位4.和外存儲器相比，內存儲器的特點是___C___。A.容量大、速度快、成本低B．容量大、速度慢、成本高C．容量小、速度快、成本高D．容量小、速度快、成本低5．下列存儲器中，屬于非易失性存儲器的是___D___。A．RAMB．靜態存儲器C．動態存儲器D．只讀存儲器6．在ROM中必須有___C___電路。A．數據寫入B．再生C．地址譯碼D．刷新7．下列元件中存取速度最快的是___B___。A．CacheB．寄存器C．內存D．外存8．ROM與RAM的主要區別是___B___。A．斷電后，ROM內保存的信息會丟失，RAM則可長期保存而不會丟失B．斷電后，RAM內保存的信息會丟失，ROM則可長期保存而不會丟失C．ROM是外存儲器，RAM是內存儲器D．ROM是內存儲器，RAM是外存儲器9．EPROM是指___D___。A.讀寫存儲器B．只讀存儲器C．閃速存儲器D．紫外線擦除可編程只讀存儲器10．若某單片機的系統程序不允許用戶在執行時改變，則可以選用___B___作為存儲芯片。A．SRAMB．EEPROMC．CacheD．輔助存儲器11．某一SRAM芯片，其容量為512×8位，除電源端和接地端外，該芯片引出線的最小數目應為___D___。A．23B．25C．50D．1912．設某靜態RAM芯片容量為8K×8位，若由它組成32K×8的存儲器，所用的芯片數，以及這種芯片的片內地址線的數目是___A___。A．4片，13根B．4片，12根C．6片，11根D．4片，16根13．半導體靜態存儲器SRAM的存儲原理是___A___。A．依靠雙穩態電路B．依靠定時刷新C．依靠讀后再生D．信息不再變化14．若RAM芯片的容量是2M×8bit，則該芯片引腳中地址線和數據線的數目之和最小應是___B___。A．21B．29C．18D．不可估計15．某DRAM芯片，其存儲容量為256K×8位，該芯片的地址線和數據線數目為___D___。A.8，512B．512，8C．18，8D．19，8CH06測驗

6.1硬連線（組合邏輯）控制器中，微操作控制信號的形成與哪些信號有關？

6.1組合邏輯控制器中，微操作控制信號的形成與哪些信號有關？解答：(1)來自指令操作碼譯碼器的輸出；(2)來自執行部件的反饋信息；(3)來自時序產生器的時序信號。

6.2某計算機的字長為16位，存儲器按字編址，訪內存指令格式如圖所示。

151110

87

0其中，OP是操作碼，M是定義尋址方式（見表），A是形式地址。設PC和Rx分別為程序計數器和變址尋址寄存器，字長為16位，問：

①該格式能定義多少種指令？ ②各種尋址方式的尋址范圍為多少字？ ③寫出各種尋址方式的有效地址EA的計算式。OPMAM值尋址方式01234立即尋址直接尋址間接尋址變址尋址相對尋址解答：第①小題考查的是指令字的形成方式。假設操作碼OP長度為K位，則最多可以有2K個不同的操作碼。由于此指令格式使用第11到第15位來表示指令類型。則總的指令類型為2（15-11）+1＝32種不同的操作碼。第②小題考的是某種格式編碼中，各種尋址的地址范圍。如果機器字長為L位，指令的地址位長為N，則各尋址方式的尋址范圍見下表。

第③小題與第②小題內容相似。各尋址方式的有效地址表達式如下。尋址方式有效地址表達式

0 EA＝（PC），即操作數在指令碼中

1 EA＝A

2 EA＝（A）

3 EA＝（Rx）＋A

4 EA＝（PC）＋A尋址方式尋址范圍立即尋址直接尋址間接尋址變址尋址相對尋址1個字切，即指令字自身256個字64K字64K字256個字（PC值附近256個字）6.3某計算機的字長16位，設有單地址指令和雙地址指令兩類，若每個地址字段均為6位，且雙地址指令有X類，問單地址指令最多可以有多少類？6.2某計算機的字長16位，設有單地址指令和雙地址指令兩類，若每個地址字段均為6位，且雙地址指令有X類，問單地址指令最多可以有多少類？解答：由于雙地址指令總共有X類，所以在￥位操作碼字段中，還能被單地址指令使用的前4位指令前綴的總數為24－X。單地址指令的操作碼長度為10位，在4位指令前綴之后，余下的（10－4＝6）位總共可以表示的不同二進制數種類為26＝64種。這種單指令格式種類的計算就成了一個數學的組合問題，單指令的種類為（24－X）×26類。6.2某指令系統字長16位，、每個操作數的地址碼長6位。設系統有無操作數、單操作數和雙操作數3類。若雙操作數指令有M條，無操作數指令有N條，問單操作數的指令最多可能有多少條？6.3某指令系統字長16位，、每個操作數的地址碼長6位。設系統有無操作數、單操作數和雙操作數3類。若雙操作數指令有M條，無操作數指令有N條，問單操作數的指令最多可能有多少條？解答：

由題意可知，雙操作數操作碼應占4位，單操作數操作碼應占10位，無操作數操作碼應占16位。雙操作數指令有M條，無操作數指令有N條，則單操作數指令最多可能有210-M×26-N/26條。CH07測驗1、CPU本質上就是一個有限狀態機？2、指令越多，CPU的狀態肯定就越多？3、完成一個微操作可能需要多個控制信號？4、每個狀態可能會執行多個微操作？5、一條微指令中可能包含多個微操作？6、微指令中為什