目錄摘要二、任務要求三、基本原理四、實現方法五、基本過程六、分析與結論七、課程總結一、摘要電子設計自動化EDA技術課的目的在于培養(yǎng)學生掌握可編程邏輯器件基本的編程方法與開發(fā)應用技能。在掌握了EDA技術的基礎知識、基本操作和QuartusII軟件的基本應用與一般流程后，學習EDA技術最有效的方法就是進行EDA技術的綜合應用設計。本次設計闡述了100以內的十進制計數器的設計思路、VHDL源程序、管腳設置、時序仿真和邏輯綜合結果及分析。十進制計數器由BCD碼（二—十進制碼）來設計，把一個數拆為個位（低四位）和十位（高四位），首先設定初值然后計數，同時對部分二進制數進行十進制調整。二、任務要求首先設定100以內的十進制計數初值，而后每來一次脈沖降沿，計數值加1，加到99，然后計數值回0。三、基本原理十進制計數器由BCD碼（二—十進制碼）來設計，把一個數拆為個位FD（低四位）和十位SD（高四位）。設定計數初值高四位H和低四位L，LD為‘1’時置數，否則開始計數。當個位為9即二進制的1001時且十位非9時，再來一次脈沖(CLK為0）計數時，個位為0即低四位清零，十位加1即高4位加1；十位為9即1001，且個位非9時，個位加1；十位為9且個位也為9時，個位十位全為0即高、低四位都清零。 四、實現方法1.VHDL源程序如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNT10ISPORT(CLK,LD:INSTD_LOGIC;H:INSTD_LOGIC_VECTOR(3DOWNTO0);L:INSTD_LOGIC_VECTOR(3DOWNTO0);FD:BUFFERSTD_LOGIC_VECTOR(3DOWNTO0);SD:BUFFERSTD_LOGIC_VECTOR(3DOWNTO0));ENDENTITYCNT10;ARCHITECTUREARTOFCNT10ISBEGINPROCESS(CLK)ISBEGINIF(CLK'EVENTANDCLK='0')THENIF(LD='1')THENSD<=H;FD<=L;ELSIF(LD='0')THENIF(FD="1001")THENIF(SD="1001")THENFD<="0000";SD<="0000";ELSEFD<="0000";SD<=SD+1;ENDIF;ELSEFD<=FD+1;ENDIF;ENDIF;ENDIF;ENDPROCESS;ENDARCHITECTUREART;生成器件管腳如圖1-1所示圖1-1基本過程1、打開QuartusII6.0軟件，新建工程文件CNT10.qpf，然后新建VHDL文件CNT10.vhd，輸入VHDL源程序，如圖1-2圖1-2編譯輸入成功的VHDL源程序文件，并調試修改錯誤，最終使編譯成功，如圖1-3圖1-33、設置管腳，使之在空心圓處設置輸入端口CLK、H(3~0)、L(3~0)、LD以及輸出端口FD(3~0)、SD（3~0），如圖1-4圖1-44、查看生成的器件，新建CNT10.bsf文件，找到project里的CNT10，并雙擊，即可觀察到如圖1-5所示的器件圖1-55、新建.vwf文件，導入輸入、輸出端口，并設置輸出端口時鐘信號CLK的波形以及計數初值（例如00100011即23）然后保存文件，如圖1-6圖1-6在圖1-6的界面中，編譯，得到輸出波形如圖1-7、1-8所示，并分析數據驗證是否符合設計要求。圖1-7圖1-8七、分析與結論如圖1-7中，設定的初值是00100011即23，然后開始計數慢慢逐漸加1。從圖中可以看出輸出與輸入并不是同步的，輸出延遲了5微秒左右，個位FD逐漸由0011變?yōu)?100、0101、0110、0111、1000、1001，此時十位SD還是0010不變，然后FD突然變?yōu)?000并循環(huán)下去，而此時十位SD加1變?yōu)?011。從圖1-8中明顯可以看出十位SD的變化，由0010逐漸加1變?yōu)?001，而后又變?yōu)?000，以此不斷循環(huán)下去。在設計中，改善延遲時間可以選用性能更好的芯片。課程總結EDA技術是在電子CAD技術基礎上發(fā)展起來的計算機軟件系統(tǒng)，是以計算機為工作平臺，融合例如應用電子技術、計算機技術、信息處理以及智能化技術的最新成果，進行電子產品的自動設計。我們自動化專業(yè)跟這門技術還是挺有關聯(lián)的，所以學校給我們安排做這次課設，給我們提供了一個就業(yè)的方向，在此先感謝學校給我們提供這次學習的機會。本次設計讓我們對QuartusII軟