1-1數制與碼制

1-1-1數制

1．十進制1-1-1數制

1-1-1數制

1-1-1數制1-1-1數制注：一個數碼的進制表示，可用下標：（N）2表示二進制；（N）10表示十進制；（N）8表示八進制，（N）16表示十六進制。有時也用字母做下標：（N）B表示二進制，B－Binary；（N）D表示十進制，D－Decimal；（N）O表示八進制，O－Octal；（N）H表示十六進制，H－Hexadecimal。1-1-2不同數制間的轉換1．二、八、十六進制到十位制數的轉換只需分別按權展開，加權求和即可得到二、八、十六進制數對應的十進制數。在此不再累述。2．十進制到二進制的轉換十進制轉換為二進制的時候，整數部分和小數部分的轉換方法是不一樣的，要分別轉換。1）整數部分把整數部分除以2，取余數，得到的商再除以2，第二次取出余數。以后反復地將得到的商除以2，求得余數，直到商等于0為止。1-1-2不同數制間的轉換

轉換結果為：

1-1-2不同數制間的轉換

轉換結果為

1-1-2不同數制間的轉換

1-1-2不同數制間的轉換

轉換結果為：

1-1-2不同數制間的轉換

二—十進制碼（BCD代碼）BCD碼:以二進制碼表示一個十進制數的代碼，稱為二－十進制碼，即（BinaryCodeDecimal）。

二進制代碼的位數n與需要編碼的數（或信息）的個數N之間應滿足以下關系：2n-1≤N≤2n由于十進制數共有0～9十個數碼，因此需要4位二進制代碼來表示1位十進制數，選取其中十組有用，其余六組不用。1.二—十進制碼（BCD代碼）BCD碼十進制數碼8421碼余3碼2421碼5421碼631－1碼單位間距碼余3循環碼移存碼000000011000000000011000000100001100010100000100010010000101100010200100101001000100101001101110100300110110001100110111001001011001401000111010001110110011001000011501011000101110001001011111000111601101001110011001000010111011111701111010110111011010010011111110810001011111011101101110011101100910011100111111111100111010101000常用的BCD代碼

（１）有權BCD碼即代碼中的每位二進制數碼都有確定的位權值。如上表中的8421碼、2421碼、5421碼、631-1碼等。對于有權BCD碼，可以根據位權展開求得所代表的十進制數。例如：BCD碼分有權碼和無權碼兩大類。（２）無權BCD碼即代碼沒有確定的位權值，不能按照位權展開求解所代表的十進制數。如表1-3中的余３碼、單位間距碼、余３循環碼等。這些代碼都有其特點，適用于不同的場合。（３）用BCD代碼表示十進制數對于一個多位的十進制數，需要有與十進制位數相同的幾組BCD代碼來表示。例如：不能省略！不能省略！注意：1位BCD碼包含4位二進制數。又稱為循環碼。特點：任意兩組相鄰碼之間只有一位不同。2.美國信息交換標準代碼（ASCII）它是世界上通用的一種國際標準碼。廣泛用于計算機及通信領域。ASCII碼由7位二進制數碼構成，可以為128個字符編碼。3.格雷碼（GrayCode）邏輯代數的公式邏輯代數的公式1.邏輯代數的基本公式表1為邏輯代數的基本公式，也叫布爾恒等式。表1邏輯代數的基本公式（2）交換律、結合律、分配律a.交換律：b.結合律：c.分配律：（1）關于變量與常數關系的定理說明：邏輯代數的公式a.互補律：b.重疊律：c.非非律：d.吸收律：e.摩根定律：注：以上定律均可由真值表驗證（3）邏輯函數獨有的基本公式邏輯代數的公式2.

若干常用公式表2為常用的一些公式表2常用公式邏輯代數的公式邏輯代數的基本定律2.1邏輯代數的基本定理1.

代入定理內容：任何一個含有變量A的等式，如果將所有出現A的位置都用同一個邏輯函數G來替換，則等式仍然成立。

例1.試由（AB）

＝A

+B

推出（ABC…）

＝A

+B+C

…（摩根定律）解：用F代替式中的B，則有（AF）

＝A

+F

。

設F=BC，則推出（ABC）

＝A

+B+C，

以此類推，有

（ABC…）

＝A

+B+C

…2.1邏輯代數的基本定理2.

反演定理內容：若已知邏輯函數Y的邏輯式，則只要將Y式中所有的“.”換為“+”,“+”換為“.”,常量“0”換成“1”，“1”換成“0”，所有原變量（不帶非號）變成反變量，所有反變量換成原變量，得到的新函數即為原函數Y的反函數（補函數）Y

。利用摩根定律，可以求一個邏輯函數的反函數。即：

·+01原變量反變量

+·10反變量原變量注意：1.變換中必須保持先與后或的順序；2.不是單個變量上的“非號”要保留不變；2.1邏輯代數的基本定理例2.已知Y＝A（B＋C）＋CD

，求Y

解：由反演定理有解：由反演定理有例3.若Y＝[（A

B）

＋C＋D]

+C，求Y

2.1

邏輯代數的基本定理3.

對偶規則對偶式：設Y是一個邏輯函數，如果將Y中所有的“+”換成與“·”，“.”換成與“+”，“1”換成與“0”，“0”換成與“1”，而變量保持不變，則所得的新的邏輯式

YD

稱為Y的對偶式。如：對偶是相互的，Y和YD互為對偶式。求對偶式注意：1）保持原式運算的優先次序；2）原式中的長短“非”號不變；3）單變量的對偶式為自己。公式法化簡1.代數化簡法－－利用公式①并項法常用公式：例1化簡②吸收法常用公式：例2化簡公式法化簡③消去法常用公式：例3化簡

解：④配項法常用公式：例4化簡

解：公式法化簡注：利用公式提取兩項公因子后，互非變量消去。例化簡邏輯函數解題目練習注：利用公式例化簡邏輯函數解消去與項AB中的多余因子A題目練習利用公式A+A=A，為某一項配上所能合并的項。例配冗余項配冗余項將函數化簡為最簡與或式。例題目練習

注：

利用公式A=A(B+B)，為某一項配上所缺變量。例配方法：邏輯函數的最小項與最大項邏輯代數的最小項1.邏輯函數的最小項及其性質定義：n個變量的最小項是n個變量的乘積；每個變量都以它的原變量或反變量的形式在乘積項中出現；且僅僅出現一次。n個變量則有2n個最小項，例如A、B、C是三個邏輯變量，則由這三個變量構成的最小項有注：任何表達式都可轉換成最小項之和的形式，通常用mi表示第i個最小項，變量按A1~An排列，以原變量出現時對應的值為“1”，以反變量出現時對應的值取“0”，按二進制排列時，其十進制數即為i。2.5邏輯函數及其表示方法二變量最小項三變量最小項2.4邏輯代數的圖形法化簡邏輯代數的最小項四變量最小項邏輯代數的最小項最小項的性質對于任意一個最小項，只有一組變量取值使它的值為1，而在變量取其它各值時，這個最小項的值都是零；不同的最小項，使它的值為1的那組變量取值也不同；對于變量的同一組取值，任意兩個最小項的乘積為零；對于變量的同一組取值，所有最小項的邏輯或為1。邏輯代數的最小項2）邏輯函數的最小項表達式將邏輯函數表達式化成一組最小項之和，稱為最小項表達式。任何一個函數均可表達成唯一的最小項之和。

例1.將化成最小項表達式。解：最小項需包含全部變量，可利用進行配項。式中：表示或運算，括號中的數字表示最小項的下標。邏輯代數的最小項最大項使最大項取值為0的取值十進制數最大項編號0000M00011M10102M20113M31004M41015M51106M61117M7表13變量最大項真值表最大項的性質：①每個最大項只對應于1組輸入變量使最大項的值為0；②任意兩個最大項之和為1；③全部最大項之積恒為0。邏輯函數的標準表達式：最小項表達式和最大項表達式邏輯代數的最大項例2

寫成函數的最小項表達式和最大項表達式。ABCF最小項最大項0000M00010M10100M20111m31001m41011m51101m61111m7

２）即將輸出為1的最小項相或；將輸出為0的最大項相與。解：１）列出真值表邏輯代數的最大項邏輯函數的卡諾圖表示及卡諾圖化簡將n變量的全部最小項各用一個小方塊表示，并使具有邏輯相鄰性的最小項在幾何位置上也相鄰地排列起來，所得到的的圖形稱為n變量最小項的卡諾圖。

1.簡邏輯函數的卡諾圖表示（1）卡諾圖注意：為保證圖中幾何位置相鄰的最小項在邏輯上也具有相鄰性，這些數碼不能按自然二進制數順序排列，而是需要按格雷碼順序進行排列，以確保相鄰的兩個最小項僅有一個變量是不同的。其中最左列和最右列對應的最小項是相鄰的，最上一行和最下一行對應的最小項也是相鄰的。

1.簡邏輯函數的卡諾圖表示（2）邏輯函數在卡諾圖上的表示用卡諾圖表示邏輯函數時，先將邏輯函數式變換成最小項表達式，再根據最小項表達式填卡諾圖。

方法是：將邏輯函數中包含的最小項對應的小方格填入“1”，其余填“0”（一般情況下省略）。例1.畫出函數的卡諾圖。解：先寫出函數Y的最小項形式，在相應最小項位置填1。1.邏輯函數的卡諾圖表示例把函數式和表示在卡諾圖中。m0m1m4m5ABC000101m3m2m7m611101m0m1m4m5ABC000101m3m2m7m611101111111112.4邏輯代數的圖形法化簡邏輯函數的卡諾圖化簡1.用卡諾圖化簡邏輯函數卡諾圖化簡邏輯函數的原理（相鄰項的合并規律）:

1）2個相鄰的小方格可以合并為1項，消去1個變量。2）4個相鄰的小方格可以而合并為1項，消去2個變量。3）8個相鄰的小方格可以合并為1項，消去3個變量。

邏輯代數的卡諾圖化簡用卡諾圖化簡邏輯函數的步驟：（1）畫出邏輯函數的卡諾圖。（2）圈選相鄰的最小項，圈選時需注意以下幾點：①相臨單元的個數是2n個，并組成矩形時，可以合并。②相鄰：包括上下底相鄰、左右邊相鄰和四角相鄰。③圈盡量大，圈的個數盡量少。④每個“1”格均要被圈過，不能遺漏。⑤同一方格可被重復圈，但在新畫的圈中至少要有1個未被圈過的“1”格，否則該包圍圈是多余的。⑥同一卡諾圖可有不同的圈法，所得的最簡式也不同，以總圈數最少為佳。

邏輯代數的卡諾圖化簡（3）寫出化簡后的表達式。每一個圈寫一個最簡與項，最簡與項由圈內沒有0、1變化的那些變量組成（取值為1的變量用原變量表示，取值為0的變量用反變量表示），然后將所有與項進行邏輯加，即得最簡與—或表達式。例1.用卡諾圖化簡邏輯函數111111111111111根據卡諾圖可得邏輯函數：

邏輯代數的卡諾圖化簡例試把邏輯函數式CD00011110AB00011110用卡諾圖化簡。②把邏輯函數表示在卡諾圖的方格中①畫出相應方格數的卡諾圖0011110111000111③按最大化原則圈定卡諾圈④消去卡諾圈中互非變量后得最簡式

邏輯代數的卡諾圖化簡例其余不為1的方格填寫上0圈卡諾圈：只對2n個相鄰為1項圈畫

消去互為反變量的因子，保留相同的公因子，原函數化簡為：CD00011110AB000111101001001111110000例AB00011110CD000111101111111100000000試把邏輯函數式化簡。其余不為1的方格填寫上0圈卡諾圈：只對2n個相鄰為1項圈畫

消去互為反變量的因子，保留相同的公因子，原函數化簡為：

當卡諾圈中的相鄰最小項為23個，即可消去3個互非的變量因子后合并為一項。小結：相鄰最小項的數目必須為2n個才能合并為一項，并消去n個變量。包含的最小項數目越多，由這些最小項所形成的圈越大，消去的變量也就越多，從而所得到的邏輯表達式就越簡單。這就是利用卡諾圖化簡邏輯函數的基本原理。CD00011110AB000111101111111100000000AB00011110CD000111101111111100000000例例帶無關項邏輯函數的卡諾圖化簡在實際的數字系統中，會出現這樣一種情況：函數式中沒有包含的某些最小項，寫入或不寫入函數式,都不影響原函數的值,不影響原函數表示的邏輯功能，這樣的最小項叫“無關項”。無關項由“約束項”和“任意項”組成。

帶無關項邏輯函數的卡諾圖化簡一個n變量的邏輯函數最小項數為2n個，但在實際應用中可能僅用一部分，如8421BCD碼中的0000~1001為有效碼，而1010~1111則為無效碼。無效碼禁止出現或者出現后對電路的邏輯狀態無影響，我們把這部分無關最小項d稱為約束項。1.帶有約束項的邏輯函數的化簡利用約束項化簡的過程中，盡量不要將不需要的約束項也畫入圈內，否則得不到函數的最簡形式。顯然約束項對邏輯函數的化簡起到了簡化作用。

約束項對邏輯函數最終的化簡結果無影響，因此在化簡的過程中可根據需要把約束項當作“0”或“1”，在卡諾圖中用×表示。1111××××1××ABCD0001111000011110例顯然

邏輯代數的卡諾圖化簡例:

一個計算機操作碼形成電路，當ABC=000時，輸出停機碼00；

當只有A=1時，輸出加法操作碼01；當只有B=1時，輸出減法操作碼10；當只有C=1時，輸出乘法操作碼11；其它輸入狀態不允許出現，試畫電路的邏輯圖。有三個輸入端ABC，有兩個輸出端Y1、Y0；

帶無關項邏輯函數的卡諾圖化簡（1）列真值表ABC+ABC+ABC+ABC=0111001XXXXXXXX00∑（m3，m5，m6，m7，）=0ABCY1Y0000001010011100101110111（2）約束項(無關項)的表示當限制某些輸入變量的取值不能出現時，可以用它們對應的最小項恒等于0來表示。本例的約束項為或：或：ABC=0ABC=0ABC=0ABC=0（3）寫邏輯函數式Y1=m1+m2Y0=m1+m4約束項：m3+m5+m6+m7=0

化簡原則：無關項在卡諾圖對應的方格中用

X

表示，為了化簡邏輯函數,能利用到的

X

便認為是1，利用不到的就認為是0。（4）利用無關項化簡上例邏輯函數已知Y1=m1+m2Y0=m1+m4約束項：m3+m5+m6+m7=0（5）畫邏輯圖

利用無關項化簡的邏輯函數是否符合原功能要求?Y1=B+CY0=A+C001110xx01xxxxxxABC000001010011100101110111≥1ABY1≥1Y0C驗算VCD定義：對于變量的某些組合，所對應的函數值是不定的，稱其為任意項（無關項）。處理方法：

填函數的卡諾圖時，在任意項對應的格內填任意符號“Φ”、“d”或“×”。應用：化簡時可根據需要，把任意項視為“1”或“0”，使函數得到最簡。如：F(A,B,C,D)=Σm(1,3,5,7,9)+Σd(10～15)，其中Σd表示無關。ABCD00011110000111101111100000××××××F(A,B,C,D)=D

邏輯代數的卡諾圖化簡1.

帶有無關項的邏輯函數的化簡二進制譯碼器——74HC138芯片63下頁上頁返回譯碼是編碼的逆過程，功能是將每個輸入的二進制代碼，譯成對應的輸出高、低電平信號。常用的譯碼器電路有：二進制譯碼器二–

十進制譯碼器顯示譯碼器三大類1.二進制譯碼器二進制譯碼器的輸入是一組二進制代碼，輸出是一組與輸入代碼一一對應的高、低電平信號。帶控制端的譯碼器又是一個完整的數據分配器，當時，數據由端輸入，輸出地址由來決定，稱為數據輸入端，為地址輸入端。65下頁上頁11111111101111111101001100110101010100001111110111111111101111111111111011111111011111111011111111011111輸入輸出0111111111000000003線–

8線譯碼器74HC138的功能表譯碼器被禁止譯碼器工作返回如當時，其他門輸出端均為高電平，只有Y5’為低電平，以反碼的形式輸出。邏輯函數F＝AB＋BC＋AC

的最小項為：

用74LS138還可以實現三變量或兩變量的邏輯函數。因為變量譯碼器的每一個輸出端的低電平都與輸入邏輯變量的一個最小項相對應，所以當我們將邏輯函數變換為最小項表達式時，只要從相應的輸出端取出信號，送入與非門的輸入端，與非門的輸出信號就是要求的邏輯函數。利用74LS138實現邏輯函數F＝AB＋BC＋AC

F＝∑m(1,2,3,4,5,6)構成的邏輯電路圖2.74LS138譯碼器可實現邏輯函數CB“1”A&F74LS138ABC0001011110111111例解G1常用的顯示器68下頁上頁常見的七段字符顯示器有：半導體數碼管和液晶顯示器。七段字符顯示器也稱做七段數碼管。為了能以十進制數碼直觀地顯示數字系統的運行數據,目前被廣泛應用。返回69下頁上頁，，，，，外形圖

半導體數碼管BS201A發光二極管LED(LightEmittingDiode)，公共陰極等效圖優點:工作電壓低,體積小,

壽命長,可靠性高,

響應時間短,亮度較高。缺點:工作電流較大。返回公共陽極VCC70下頁上頁

液晶顯示器（LiquidCrystalDisplay，簡稱LCD）優點:功耗極小。缺點:亮度很差，響應速度較低。玻璃蓋板透明電極反射電極液晶分子符號結構A=0

時顯示器不工作。A=1

時顯示器工作。返回AvI驅動電路

七段數碼管需要驅動電路，使其點亮。驅動電路可以是TTL電路或者CMOS電路，其作用是將BCD代碼轉換成數碼管所需要的驅動信號，共陽極數碼管需要低電平驅動；共陰極數碼管需要高電平驅動。共陰極數碼管BS201A當某段加高電平時，則點亮，加低電平時，熄滅。那么如果顯示某一數字如“3”，則abcdg＝11111，fe＝00。顯示譯碼器顯示譯碼器：用來驅動各種顯示器件，從而將用二進制代碼表示的數字、文字、符號翻譯成人們習慣的形式直觀地顯示出來的電路。高電平輸出，輸出端電源電源地址輸入端控制端地址輸入端(LampTest)；試燈極，低電平有效，當其為低電平時，與CD4511相連的顯示器所有筆畫全部點亮，如不亮，則表示該管腳可能有故障。(Blanking)：滅燈極，低電平有效，當其為低電平時，所有筆畫熄滅。高電平輸出，輸出端電源電源地址輸入端控制端地址輸入端

(LatchEnable)：鎖存極，當其為低電平時，CD4511的輸出信號與輸入信號有關；當其為高電平時，CD4511的輸出信號僅與該端為高電平之前的輸入狀態有關，并且無論輸入信號如何變化，輸出信號均保持不變LED，C，B，A：8421BCD碼輸入端，其中輸入端D對應數碼的最高位，輸入端A對應最低位；a～g為輸出端。LT測燈輸入端BL滅燈輸入端LE鎖存輸入端注意：CD4511的輸入為8421BCD碼，當輸入數值大于1001時，CD4511的輸出a～g全部為低電平，LED數碼管不亮。0111CD4511顯示譯碼器芯片與七段數碼管連接示意圖譯碼器驅動器A3A2A1A0YaYgR*7數碼顯示譯碼器數碼顯示器

LE=0數據選擇器79下頁上頁在數字傳輸過程中，需要從一組數據中選出某一個時，要用到數據選擇器，也稱為多路開關。返回80下頁上頁數據輸入端控制端地址代碼輸入端輸出端返回雙4選1數據選擇器74HC153

為控制端，低電平有效；

時數據選擇器工作；

時數據選擇器被禁止工作。[例1]

用4選1數據選擇器實現解：已知用數據選擇器設計組合邏輯電路選擇則74HC15312加法運算器83下頁上頁兩個二進制數之間的算術運算（加、減、乘、除），目前在數字計算機中都是化作若干步加法運算進行的。加法器是構成算術運算器的基本單元。1.1位加法器（1）半加器如果不考慮來自低位的進位，將兩個1位二進制數相加，稱為半加。實現半加運算的電路叫做半加器。返回84下頁上頁符號01ABSCO輸入輸出半加器的真值表A：加數B：被加數S：和

CO：向高位的進位返回0001001110100185下頁上頁在兩個多位二進制數相加時，除了最低位以外，每一位都應該考慮來自低位的進位，即將兩個對應的加數和來自低位的進位3個數相加。這種運算稱為全加。所用的電路稱為全加器。（2）全加器返回86下頁上頁CIABSCO輸入輸出全加器的真值表返回00010000101001110010111011101001100101114位串行進位加法器2.多位加法器（1）串行進位加法器（SerialCarryAdder）缺點：運算速度慢。依次將低位全加器的進位輸出CO，接到高位全加器的進位輸入端CI，即構成多位加法器。88下頁上頁優點：運算速度提高。缺點：電路復雜程度隨位數的增加急劇上升。（2）超前進位加法器（Look-aheadCarryAdder）通過邏輯電路先得出每一位全加器的進位輸入信號,采用這種結構形式的加法器叫做超前進位加法器。返回89下頁上頁返回3.74LS283集成四位加法器集成芯片A1–A4：運算輸入端B1–B4：運算輸入端C0：進位輸入端Σ1–Σ4：和輸出端C4：進位輸出端輸入端A4～A1：輸入0101(十進制數5)；輸入端B4～B1：輸入0100(十進制數4)；器件名為4511BD_5V：

CMOS集成顯示譯碼驅動器顯示和值；JK觸發器如何構成D觸發器和T觸發器92將JK、SR、T三種類型觸發器的特性表比較一下可看出，其中JK觸發器的邏輯功能最強，它包含了SR觸發器和T觸發器的所有邏輯功能。因此在需要使用SR觸發器和T觸發器的場合完全可以用JK觸發器來取代。例如，在需要SR觸發器時，只要將JK觸發器的J、K端當作S、R端使用，就可以實現SR觸發器的功能。目前生產的觸發器定型產品中只有JK觸發器和D觸發器這兩大類。例

利用JK觸發器構成D觸發器和T觸發器。93解：三個觸發器的狀態方程為其電路如圖所示時序邏輯電路的分析返回分析一個時序電路，就是要找出給定電路的邏輯功能。具體地說，就是要求找出電路的狀態和輸出的狀態，在輸入變量和時鐘信號作用下的變化規律。一般步驟：下頁上頁1.從給定的邏輯電路圖中寫出每個觸發器的驅動方程（即存儲電路中每個觸發器輸入信號的邏輯函數式）；2.把得到的驅動方程代入相應觸發器的特性方程中，就可以得到每個觸發器的狀態方程，由這些狀態方程得到整個時序邏輯電路的方程組；3.根據邏輯圖寫出電路的輸出方程；下頁返回上頁4.寫出整個電路的狀態轉換表、狀態轉換圖和時序圖；5.由狀態轉換表或狀態轉換圖得出電路的邏輯功能。例1.試分析如圖所示的時序邏輯電路的邏輯功能，寫出它的驅動方程、狀態方程和輸出方程，寫出電路的狀態轉換表，畫出狀態轉換圖和時序圖。解：(1)驅動方程：（2）狀態方程：JK觸發器的特性方程將驅動方程代入JK觸發器的特性方程中，得出電路的狀態方程，即(3)輸出方程：

從例題可以看出，邏輯電路的三個方程應該說已經清楚描述一個電路的邏輯功能，但卻不能確定電路具體用途，因此需要在時鐘信號作用下將電路所有的的狀態轉換全部列出來，則電路的功能一目了然

描述時序邏輯電路所有狀態的方法有狀態轉換表（狀態轉換真值表）、狀態轉換圖、狀態機流程圖和時序圖。下面結合上面的例題介紹這幾種方法。（4）狀態轉換表：

根據狀態方程將所有的輸入變量和電路初態的取值，帶入電路的狀態方程和輸出方程，得到電路次態（新態)的輸出值，列成表即為狀態轉換表由狀態轉換表可知，為七進制加法計數器，Y為進位脈沖的輸出端。設初態Q3Q2Q1=000，由狀態方程可得：（5）狀態轉換圖：由狀態轉換表可得狀態轉換圖如圖所示將狀態轉換表以圖形的方式直觀表示出來，即為狀態轉換圖。（6）時序圖：

在時鐘脈沖序列的作用下，電路的狀態、輸出狀態隨時間變化的波形叫做時序圖。由狀態轉換表或狀態轉換圖可得圖所示圖6.2.3中規模集成計數器下頁返回上頁在數字電路中，把記憶輸入CP脈沖個數的操作叫做計數，能夠實現計數操作的電子電路稱為計數器。

計數器是種類最多、應用最廣、最典型的時序電路。

下頁返回上頁①按計數器中觸發器是否同時反轉，可分為：同步式異步式②按計數過程中計數器中的數字增減分類，可分為：加法計數器減法計數器可逆計數器（加/減計數器）分類：下頁返回上頁③按計數器中數字的編碼方式分類，可分為：二進制計數器

二-十進制計數器

循環計數器④按計數容量來區分，可分為：十進制計數器六十進制計數器

N進制計數器若二進制數碼的位數為n，而計數器的循環周期為2n，這樣計數器又叫二進制計數器。將計數器中能計到的最大數稱為計數器的容量，為2n－1.下頁返回上頁4位同步二進制加法計數器74161

附加功能：異步清零、同步置數、保持

中規模集成計數器預置數控制端異步置零端工作狀態控制端數據輸入端進位輸出端下頁返回上頁置零預置數保持保持（但C=0）計數01111011101101工作狀態4位同步二進制計數器74161的功能表異步清零同步置數74161的符號下頁返回上頁74163的符號74163置零預置數保持保持（但C=0）計數01111011101101工作狀態4位同步二進制計數器74163的功能表注：74161和74LS161只是內部電路結構有些區別。74LS163也是4位二進制加法計數器，但清零方式是同步清零。2.4位同步二進制加法計數器74163

附加功能：同步清零、同步置數、保持1113.中規模集成同步十進制計數器74160(74LS160):注：74LS160為十進制計數器，故進位脈沖是在1001時出現的，而74LS161為十六進制，進位脈沖是在1111時出現的。附加功能：異步清零、同步置數、保持任意進制計數器的構成方法----置零法下頁返回上頁

若已有N進制計數器（如74LS161)，現在要實現M進制計數器N進制M進制1.M<N的情況

在N進制計數器的順序計數過程中，若設法使之跳過（N－M）個狀態，就可以得到M進制計數器了，其方法有置零法（復位法）和置數法（置位法）。a.置零法

置零法：若原來的計數器為N進制，初態從S0開始，則到SM－1為M個循環狀態。適用于含置零（有異步和同步）輸入端的計數器，如異步置零的有74LS160、161、,同步置零的有74LS163。異步清零暫態若清零為異步清零，故提供清零信號的狀態為暫態，它不能計一個脈沖，所以為了實現M進制計數器，提供清零信號的狀態為SM。異步清零暫態b.置數法：有預置數功能的計數器可用此方法構成M進制計數器。但注意74LS161(160)為同步預置數，74LS191(190)為異步預置數。置數法的原理是通過給計數器重復置入某個數值的方法跳過（N－M）個狀態，從而獲得M進制計數器的。為了實現M進制計數器，同步置數置數信號應由SM－1產生，而異步置數應由SM產生。1.M<N的情況注：同步置零法的初態一定是S0，而置數法的初態可以是任何一個狀態，只要跳過M－N個狀態即可例1試用置零法和置數法分別由74LS161構成12進制計數器，畫出時序圖。解：其狀態轉換圖如圖所示，則產生清零信號為Q3Q2Q1Q0

＝1100可實現的電路為如圖所示。置零法置數法雙色閃光燈電路設計與制作---《數字電子技術》課程郭慧南京信息職業技術學院課程思政教學能力比賽情境引入實驗考核雙色閃光燈電路設計及制作實驗思考題實驗教學內容實驗目的及要求3290塊手持光影屏、5400平米的巨幅國旗屏、25米高的“三維煙花樹”，成為大家記憶中最璀璨存在；在“同心共筑中國夢”群眾游行活動中各地游行彩車；每一顆都是標準“中國芯”。這些高科技LED顯示屏均采用了廣晟控股上市公司國星光電的LED全彩器件。情境引入：“高科技LED屏閃耀國慶”中華民族企業的長風破浪、自強不息、奮斗拼搏的精神，凝聚干事創業、擔當作為的力量。新時代創新精神強富美高情境引入：中美科技戰事件1：北京時間12月18日晚，美國商務部正式公告稱，商務部工業和安全局（BIS）將中芯國際添加到實體清單中。中芯國際多次澄清，該公司只為民用和商用的終端用戶提供產品及服務，與中國軍方毫無關系，也沒有為任何軍用終端用戶生產。美國商務部仍然以涉軍為由，將中芯國際列入實體清單中。事件2：2019年5月16日，美國將華為列入實體清單，在未獲得美國商務部許可的情況下，美國企業將無法向華為供應產品。實體清單事件對華為打擊巨大，比如華為手機無法使用高通芯片，谷歌停止與華為合作，華為因此失去對安卓系統更新的訪問權。科技有國界愛國主義情懷中國智造實驗目的及要求1.實驗目的掌握使用555定時器設計應用電路的方法。掌握閃光燈電路設計與調試方法。2.實驗要求用555定時器設計雙色閃光燈電路，實現紅、綠兩只發光二極管交替閃爍。利用數字電路實驗箱或面包板完成雙色閃光燈硬件電路制作與調試。雙色閃光燈電路設計及制作1.實驗原理（1）系統結構及工作原理雙色閃光燈電路圖如圖1所示：圖1雙色閃光燈電路圖R3、R4是發光二極管的限流電阻，C2可以防止電路受到干擾。改變R1和C1可以改變LED的閃爍頻率。振蕩頻率為：f=1.44/(R1+R2)C1。雙色閃光燈電路設計及制作雙色閃光燈電路用到的元器件實物圖：基于面包板平臺的實物連接示意圖：“知其然知其所以然”探知的學習初心樹立“學中做，做中學”的工程意識知行合一的學習理念實物演示視頻：實驗考核每個實驗評價考核包括功能檢測分、工藝分及職業素養分，如表1：安全操作意識職業素養工具設備擺放整潔電路接線規范整齊節約耗材團隊合作溝通能力嚴謹、踏實、精益求精的工匠精神實驗思考題1.如何實現雙色閃光燈電路LED點亮時間可調？2.如何實現閃爍彩燈鏈電路的設計與制作？謝謝各位專家批評指正！D/A轉換器目前常用的D/A轉換器有權電阻網絡D/A轉換器、倒梯形電阻網絡D/A轉換器、權電流型D/A轉換器、權電容型D/A轉換器以及開關樹型D/A轉換器等幾種類型。將數字信號轉換成模擬信號的過程稱為數/模轉換（DigitaltoAnalog），實現的電路稱為D/A轉換器，簡寫成DAC（Digital－AnalogConverter）。數字量是用代碼按位數組合起來表示的，對于有權碼，每位代碼都有一定的權。為了將數字量轉換成模擬量，必須將每一位的代碼按其權的大小轉換成相應的模擬量，然后相加，即可得與數字量成正比的總模擬量，從而實現數字－模擬的轉換。D111101…D/AA(電壓或電流)D/A轉換器的目的為：A/D轉換器的類型可分成直接A/D轉換器和間接A/D轉換器。在直接A/D轉換器中，輸入的模擬電壓信號直接被轉換成相應的數字信號；而在間接A/D轉換器中，輸入的模擬信號首先被轉換成某種中間變量（如時間、頻率等），然后再將這個中間量轉換成輸出的數字量。將模擬信號轉換成數字信號的過程稱為模/數轉換（AnalogtoDigital），實現的電路稱為A/D轉換器，簡寫為ADC（Analog－DigitalConverter）。注：根據數字量的輸入輸出方式可以將D/A轉換器分成并行輸入和串行輸入兩種類型，將A/D轉換器分成并行輸出和串行輸出兩種類型。由于D/A轉換器電路的工作原理較A/D轉換器簡單，且是A/D轉換器電路的組成部分，故先介紹D/A轉換器。（1）S3~S0:為電子開關，其狀態受輸入數碼d3~d0的取值控制。當di＝1時開關接到參考電壓VREF上，有支路電流Ii流向求和放大器；當di＝0時開關接地，支路電流Ii為零。133權電阻網絡D/A轉換器

1.權電阻網絡D/A轉換器各支路電流為

1.權電阻網絡D/A轉換器取RF=R/2

，得對n位權電阻網絡D/A轉換器取RF=R/2

，得

1.權電阻網絡D/A轉換器優點：結構比較簡單，所用的電阻元件很少。缺點：各個電阻的阻值相差較大。

1.權電阻網絡D/A轉換器

為了克服權電阻網絡D/A轉換器電阻阻值相差太大的缺點，改進電路為倒T型電阻網絡D/A轉換器。T形電阻網絡D/A轉換器

10.2.2T電阻網絡D/A轉換器根據“虛短”“虛斷”，有V－≈V＋，無論開關打在哪一面，流過每個支路的電流始終不變。故可等效成圖所示電路。RRRR

2.T電阻網絡D/A轉換器總的電流為139RRRR圖11.2.5

2.T電阻網絡D/A轉換器由于140故輸出電壓為

2.T電阻網絡D/A轉換器D/A轉換器的轉換精度與轉換速度：在D/A轉換器中常用分辨率和轉換誤差來描述轉換精度。

分辨率用于表示D/A轉換器對輸入微小量變化敏感程度的，定義為D/A轉換器模擬輸出電壓可能分成的等級數，從00…00到11…11全部2n個不同的狀態，給出2n個不同的輸出電壓，位數越多，等級越多，意味著分辨率越高。所以在實際應用中，往往用輸入數字量的位數表示D/A轉換器的分辨率。另外也用D/A轉換器能夠分辨出的最小電壓與最大電壓之比表示分辨率，即

3.D/A轉換器的主要性能指標轉換誤差：實際D/A轉換特性和理想D/A轉換特性間的最大偏差。一般用最低有效位的倍數表示。也可用輸出電壓滿刻度FSR的百分數。表示輸出電壓誤差絕對值的大小。如果VREF偏離標準值△

VREF

，則4位倒T形電阻網絡D/A轉換器的輸出電壓誤差為：表示方法：

3.D/A轉換器的主要性能指標轉換速度：當D/A轉換器輸入的數字量發生變化時，輸出的模擬量并不能立即達到所對應的輸出電壓，它需要一段建立時間。通常用建立時間tset來定量描述D/A轉換器的轉換速度。建立時間tset：從