4.6TTL門電路設計集成電路的線路設計，主要根據理論分析和模擬試驗來選擇線路形式，確定電阻阻值和晶體管的特性。以中速TTL為例：一、六管TTL與非門的線路設計根據前面的分析，電路的速度與靜態參數對電阻的要求是矛盾的。從速度上講，要求R1、R2、R5等阻值小些，但從IIL

、IIH、ICCL、ICCH參數的考慮則要求電阻大一些，所以設計時兼顧到這兩方面。一般原則是:在保證直流參數合格的前提下，電阻值應盡量小些，以利于電路速度的提高。1、電阻阻值的確定TTL門電路的靜態參數考慮到最壞情況，取VCC=5.5V,如果基區擴散電阻的相對誤差（1）R1：

R1和IIL、ICCL、ICCH等參數有關，但IIL(1.6mA)單獨由R1確定所以由于R4對電路速度影響較小，并考慮到電阻制作時的誤差，R4可取得大一些，如3～3.5KΩ，這里取R4=3KΩ。（2）R4：R4主要和ICCH(3.5mA)參數有關，由：

得：（3）R2：R2和ICCL(7mA)參數的關系密切，由：

得:考慮到電阻制作的誤差，R2一般可取750Ω

～1KΩ，這里取R2=1KΩ。根據T6管工作狀態，可將T6網絡分為深飽和型，淺飽和型和非飽和型三種。這是由Rb和RC來決定的。因此T6網絡設計就是選擇Rb和RC的阻值以確定T6管的工作狀態。2、T6網絡的設計與T6網絡有關的電路如圖所示。在電路導通時，T6網絡的分流值IE6為：

IE6的大小與T5管的工作狀態有關：若T5工作在深飽和態，則IE6分流值要小一些；若T5工作在淺飽和態，則IE6分流值要大一些。T6網絡的分流值IE6在IB6和IC6之間如何分配，則取決T6管的工作狀態。

T6處于深飽和態，S6≥4，一般取RC=2Rb，如在LSTTL電路中。可得到，在電路為導通態時，T6網絡的分流值為：（1）深飽和型：可見，這種網絡分流較小，可使T5管飽和較深；動態電阻RD雖然較大（RC=3K），但在截止瞬態仍有較大的抽取電流能力。因此常用于低功耗電路和驅動門電路。在截止態，因為T6比T5晚截止，假定這時?Vbes6=?Vces6=0，則T6網絡抽取電流的動態電阻RD為：（2）淺飽和型：

T6處于淺飽和態，一般取S6=2，RC=Rb/2，同樣可求得在電路為導通態時T6網絡的分流值為：截止態時，T6網絡抽取電流的動態電阻RD為：可見，這種網絡分流較大，可使T5管飽和較淺；動態電阻RD較小（Rb=500），抽取電流的能力較強，可提高電路的速度。因此該網絡常用于中速，高速和甚高速電路。（3）非飽和型：

T6處于放大，一般取RC=0。這樣網絡仍可使T6的導通和截止比T5滯后一定的時間，因而仍具有T6網絡的特點。它對電路的自調整作用比前兩種強，但對速度的改善不如前兩種，因此實際電路很少使用。（4）中速中功耗電路T6網絡的設計因是中速電路而且負載（N0≥8）也不很重，故T6網絡可選淺飽和型，并取S5=4，使T5處于深飽和。這樣根據前面的分析可知：取Rb=500，RC=250

下面我們轉入討論TTL版圖設計問題。首先討論集成電路版圖設計的一般程序，然后圍繞版圖設計的有關問題進行深入分析，最后給出版圖設計的實例。這里雖然介紹的是TTL電路的版圖設計，但所討論的問題對其他集成電路，特別是雙極型集成電路具有重要意義。二、版圖設計1、集成電路版圖設計的一般程序集成電路版圖設計就是根據電路的參數的要求，在一定的工藝條件下，按照版圖設計的規則，設計具體的電路中各種元件的圖形和尺寸，然后進行排版和布線，從而設計出光刻掩模版。利用光刻掩模版，按照一定的工藝流程投片，就可制造出符合原電路設計指標的集成電路。當然，一個好的電路要經過多次反復才能成功。設計時應注意：(1)版圖設計之前，必須對電路有充分的了解。因為構成集成電路各種元件的參數指標及這些元件之間的互聯都是由電路本身決定的，只有對電路充分了解，才能合理地設計元件的圖形和尺寸，從而設計出符合要求的版圖。(2)版圖設計是以一定的工藝條件為前提的，因此在版圖設計之前必須對實際的工藝條件和工藝水平做到心中有數。在對電路和工藝有了充分了解的基礎上，就可進行版圖設計，程序如下:③劃分隔離區。凡集電極點位相同的晶體管可以共同占用一個隔離區，集電極不同的晶體管必須互相隔離。二極管可按晶體管的原則來處理。電阻可以放在一個隔離區中，因為他們是互相隔離的，有時為了布線方便，電阻可以放在不同的隔離區內，有時電阻也可和晶體管放在一起。①確定版圖設計的基本尺寸和版圖設計規則。主要由生產線的實際工藝水平決定。②確定電路中各元件的圖形和尺寸。

在①的基礎上，根據電路的參數，通過定性的分析和定量的計算，結合工藝實踐，確定出電路中各元件的圖形和尺寸。④排版（布局）和布線。在②③的基礎上，安排各個元器件的位置，和它們之間的連線。先排出草圖，然后進行反復比較，最后繪制出總圖，以供制版需要。2、版圖設計基本尺寸的確定版圖設計中的基本尺寸是掩模圖形的最小線寬和掩模圖形的最小間距，它是版圖設計規則的主要依據。（1）掩模圖形的最小線寬主要由制版能力和光刻水平決定，它決定了光刻引線孔的大小和金屬條，電阻條的最小寬度。線寬太小，成品率下降，線寬太大，電路尺寸要變大，成品率也要受到影響。因此，最小圖形線寬要根據工藝水平來選定。①掩模對準容差?XMAT，它是指元件的理想位置與實際位置的統計平均誤差。它是確定圖形最小間距的基本依據，下表給出掩模對準容差的主要成分。(2)掩模圖形最小間距它是在硅片表面制作的器件相鄰圖形間所需的最小間距。影響它的因素較多，主要有以下因素決定:μm③耗盡層寬度Wd

它與電路工作電壓和工藝參數(襯底材料的電阻率、擴散層的摻雜)有關。②橫向擴散0.8Xj。不同的擴散由于其結深不同，因而橫向擴散大小不一樣。④最壞情況下的最小間距Gmin

它是在上述最壞條件下圖形間所留的最小間距。它一方面是保險系數，另一方面也包含了上述各條件中沒有列入的一些因素。根據工藝設計參數和器件基本設計規則，在一定的假設條件下就可推導出掩模的最小間距。(3)掩模最小間距的討論工藝設計參數器件基本設計規則μm推導出掩模的最小間距μm3、集成晶體管版圖設計晶體管是集成電路的核心元件，它的圖形和尺寸設計是否合理，將直接影響到集成電路的性能和成品率。(1)最小面積晶體管

由圖形最小尺寸和圖形最小間距構成的晶體管

，是集成電路中常用的晶體管圖形，其它有特殊要求的晶體管都是在它的基礎上設計的。(2)晶體管常用的圖形在雙極型邏輯電路中，常用的晶體管圖形主要有:①單基極管它是前面討論的最小面積晶體管，它的面積小，結構簡單，因此結電容就小，特征頻率高

。因為是單基極，發射極有效周長短，基極串聯電阻大，這對其最大工作電流、最高震蕩頻率和噪聲都不利。這種結構適用于電流小，特征頻率高的場合。②雙基極管它增加了一個基極，因而發射極有效周長較單基極管長，工作電流大，基極串聯電阻減小，但面積比單基極管大，特征頻率低。③雙基極雙集電極管它的特點是集電極串聯電阻小，飽和壓降低，可通過較大的電流，一般用做輸出管。④雙發射極雙集電極管與雙基極雙集電極管相比，在發射極有效周長相同的情況下，這種結構集電極串聯電阻更小，因而也是輸出管常用的圖形之一。⑤多發射極管如圖所示，它是TTL電路的主要特征之一，在TTL電路中，多發射極管T1的主要缺點是反向漏電流較大。我們知道要減小反向漏電流，就要減小其反向電流增益βR，常用的方法是采用長脖子基區結構。長脖子基區結構（如圖所示）可有效的減小反向漏電流。其橫截面和等效電路如圖所示。考慮IIH由三部分電流組成當多射極管進入飽和時，bc結正偏，由于沿長脖子基區電阻上的電壓降的不同，使得二極管正向壓降也不同。圖中最上端的二極管D1正向偏壓最大，通過的電流也最大。在rbb足夠大時，大部分電流將通過D1旁路掉，很少進入發射極對應的基區，從而使反向電流增益βR大大下降。實驗表明，在摻金情況下，長脖基區的體電阻rbb在400~600Ω時，βR可減小一個數量級以上，使βR

≤0.02，從而滿足電路的要求。多射極管的發射極較多，為避免各發射區對應的電阻不同，通常在基區開出引線孔敷以鋁條，以短路基區各部分。

當電流從基極引線孔流入，經長脖子基區時，就在基極串聯電阻上產生一定的壓降，在多射極管未進入飽和時，bc結反偏，各二極管截止，這時串聯電阻的阻值附加在外電路的電阻上，其影響只是減小基極電流。由于發射極電流的“集邊效應”，使得晶體管最大工作電流正比于有效發射區周長，而與發射區面積大小幾乎無關。即(3)電流容量式中，α是發射區單位有效周長的最大工作電流。根據理論計算和實踐經驗，在線性應用中，對β要求較嚴格，α值一般取0.04~0.16mA／um；在邏輯電路中，允許β的變動范圍較寬，值一般取0.16~0.40mA／um。由上式可知，流經較大電流的晶體管，其發射區有效周長應較長，這在圖形設計上可采取增加發射區的有效長度，或采用雙基極、雙發射極等辦法。集成電路晶體管的集電極串聯電阻rCS要比分立晶體管的大，rCS的增大將影響晶體管的高頻性能和開關性能。尤其在數字電路中，rCS的增大將使晶體管的飽和壓降增大，輸出低電平增高，所以在數字電路中要特別注意降低rCS。（4）飽和壓降要降低rCS可采取以下措施：用低電阻率薄外延層片；降低隱埋層薄層電阻；用深n+集電極接觸區；增大發射區、集電極引線孔的長度和面積；縮小發射極與集電極之間的距離等；用雙集電極結構等。由于集成晶體管的rCSCC比單管的大，再增加一項較大的τS

，因而它的fT較低。對于要求fT較高的集成晶體管，應設法降低（5）頻率特性在pn結隔離的集成電路中，npn管的特性頻率fT可近似表示為：式中，前四項是與分立晶體管相同的，第五項是集成電路晶體管所特有的，通常稱為隔離結電容充放電時間常數，以τS表示，即：在版圖設計時，應盡可能減小面積，降低寄生電容，提高fT

。三、版圖設計舉例電路如圖所示，根據隔離區劃分原則，該電路可劃分為6個隔離區：T1、T2、T5管各占一個；T3、T4因集電極電位相同，可共用一個；T6、Rb、RC共占用一個；其余電阻合用一個。如R5利用埋層電阻，則：T3，T4管和電阻島可以合用一個，這時只要五個隔離區就可以了。（1）

劃分隔離區

管芯外圍進行大面積的隔離擴散，實行“包地線”．這既便于布線，使各接地電位相近，又可減小各輸入箝位二極管的串聯電阻。

各壓焊點和各輸入箝位二極管也分別做在各自的隔離島內。以中速八輸入端TTL與非門為例p型硅襯底，晶向<111>，電阻率ρsub=7~15Ω·cm；n+埋層擴銻，R□BL=20Ω/□；n型外延層，ρ

epi=0.3~0.5Ω·cm,Tepi=7~9um；p型基區硼擴散，R□-B=200Ω/口，XjC＝2.5~3um；n+發射區擴磷，Xje＝1.5~2um，β≥20；采用pn結隔離、摻金工藝。(2)確定各元件的圖形和尺寸元件的圖形和尺寸是根據下列工藝條件和圖形設計規則來確定的。工藝條件：版圖設計規則：如表所示

多射極管T1是TTL電路的特點，也是比DTL電路速度快的關鍵之一。但多發射極管反向漏電流較大，對電路性能有一定影響，因此，T1管設計

根據上面給出的工藝條件和版圖設計規則，具體確定該電路中各元件的圖形和尺寸，使之滿足電路性能要求：①多發射極管T1的設計

根據前面的討論，采用“長脖基區”結構可以減小βR，其設計圖形尺寸如圖所示。當然也可在T1管的bc結上加肖特基二極管來減小βR

。的重點是如何減小多射極管的反向增益βR。因為50mA中有37mA為瞬態電流，另外12.8mA為脈沖電流，所以僅從IC5max考慮，取LE5-eff=100um就足夠了。②輸出管T5的設計如取α=0.4mA／um，則T5管有效發射區周長應為：

T5是TTL電路的輸出管，在圖形設計上主要考慮兩個問題：電流容量要大，集電極串聯電阻要小。此外還要兼顧減小基極串聯電阻和結面積。

流入T5管的最大瞬態電流為：

在滿足上述各項要求的基礎上，盡可能減小T5管的尺寸，以減小結電容CC5、Ce5和CS5，這可提高速度和成品率。減小集電極串聯電阻rCS是T5管圖形設計的關鍵問題。由電路參數要求VOL≤0.4V，由VOL=Vces05+N0IILrcs5。一般采用雙集電極或雙發射極結構。在瞬態過程中，rbb5直接影響到CC5、Ce5的充放電，因此需要減小rbb。以提高電路的速度。從圖形設計上看，要求LE較長，發射區和基極孔的距離要小，可采用雙基極結構。綜合上述分析，T5管的圖形尺寸如圖所示。由圖可算出：LE5eff＝200um，rcs5＝18Ω。

T2管是TTL電路高速的關鍵元件之一。從版圖設計考慮，主要是盡量減小T2管的面積，以提高fT和減小CC。通常采用最小面積晶體管，根據設計規則表，它的版圖如圖所示。③T2管的圖形設計至于電流容量，一般都可滿足要求。

T4管要通過瞬態大電流，但因是瞬態電流，對T4管大電流下的β值要求也不很嚴格，因此單位發射區有效周長允許流過的電流值也可放寬一些，以盡量減小T4管的尺寸。一般采用雙基極結構，發射區有效周長取T5管的一半左右。④T3和T4管的圖形設計

T3管的工作電流較小，約1.4mA，可采用最小面積晶體管。T3、T4管的圖形尺寸如圖所示。⑤T6網絡的圖形設計

T6管工作電流小，從電流容量(IE6=2mA)考慮，無特別要求，可采用最小面積晶體管。因Rb、Rc較小。為減小管芯面積，通常將T6網絡設計成一個整體，如圖所示。

由圖可見，Rb是T6管延伸基區的一部分，Rc則由基區擴散電阻RC1和T6管集電極串聯電阻RC2兩部分構成。Rb≈500Ω，RC1≈200Ω，RC2≈50Ω。整個網絡放在一個隔離島內，結構很緊湊。(N+隱埋層：R□－BL＝20Ω/□。R□－B＝200Ω/□)下圖是T6網絡的另一種圖形結構。⑥輸入箝位二極管目前一般采用隔離二極管，如圖所示，其n+埋層擴散孔、n+磷擴散孔和引線孔全部重合。由討論輸入箝位電壓VIK可知，要求輸入箝位二極管的串聯電阻RD越小越好，因此減小RD是設計輸入箝位二極管