JESD5114標準翻譯修改版JESD5114標準翻譯修改版/JESD5114標準翻譯修改版一維傳熱路徑下半導體器件結殼熱阻瞬態雙界面測試法目錄TOC\o"1-4"\h\z\u1. 范圍 42. 參考標準 53. 專業名詞與定義 54. 結殼熱阻測試（測試方法） 54.1 瞬態冷卻曲線測試（熱阻抗ZJC） 54.1.1 結溫測試 54.1.2 瞬態冷卻曲線的記錄 64.1.3 偏移校正 74.1.4 ZθJC曲線 84.1.5 備注 84.2 熱瞬態測試界面法步驟 84.2.1 測試原理 84.2.2 控溫熱沉 94.2.3 干接觸ZθJC曲線的測量 104.2.4 加導熱膠或油脂的ZθJC曲線測量 104.2.5 兩ZθJC曲線達到穩態后的最小差值 104.2.6 備注 105 熱瞬態測試界面法的計算 115.1 初步評估 115.2 方法1:以ZΘjc曲線分離點計算θJC 125.2.1 確定分離點 125.2.2 怎樣選擇ε值 145.2.3 評估的詳細步驟 145.3 方法2：結構函數法 165.3.1 初步評估 165.3.2 評估的詳細步驟 166 信息報告 177 參考文獻 187.1 附件A時間常數譜和積分結構函數的定義 187.2 附件B從Zth函數獲得時間常數譜 257.3 附件CFOSTER與CAUERRC網絡模型之間的轉換 28

前言本文已在JEDECJC-15關于熱性能的會議上作了充分準備。旨在詳細規定從半導體的熱耗散結到封裝外殼表面的一維傳熱路徑下，半導體器件結殼熱阻（）的可重復性測量方法。一維傳熱也就是說，熱流方向是直線的。但是很明顯實際上垂直方向的熱擴散是三維傳熱的。結殼熱阻是半導體器件最重要的熱性能參數之一。將半導體器件的表面與高性能的熱沉相接觸，結殼熱阻說明了器件在最理想的冷卻條件下熱性能的極限。應在器件的數據手冊中給出。值越小熱性能越好。半導體器件結殼熱阻（）傳統的定義是：將器件表面與水冷銅熱沉相接觸，直接測量結與殼的溫度差，如MIL-883標準[N1]所述。殼溫需用熱電偶測量，很容易產生誤差，測量的結果不具有可重復測量性。原因之一是器件的殼溫分布不均勻，熱電偶只測得與它相接觸位置的殼溫，這一點很可能不是殼溫的最大值。另外一個原因是讀取的殼溫值偏低，熱電偶不能充分與熱沉絕熱，熱電偶測量點的熱量會被熱電偶引線和熱沉導走。考慮到固定器件與熱沉的壓力會使分層不明顯，可能引起更多的問題。還有一個系統誤差是熱沉中熱電偶鉆孔的影響。對于較小的器件，這一影響更明顯。本文詳細說明了半導體器件結殼熱阻（）的測量方法，而且不需要用熱電偶測量殼溫。這種方法大大提高了測量的可重復性，同時保證了企業間測量方法的一致性和數據的可比性。本文是半導體器件熱性能JESD51系列標準[N2]的補充，應與JEDEDJESD51-1中描述的電學法一同使用。

介紹結殼熱阻是衡量半導體器件從芯片表面到封裝表面的熱擴散能力的參量，其中封裝表面與熱沉相接觸。JESD51-1將之定義為當半導體器件外殼與熱沉良好接觸以使其表面溫度變化最小時，熱源到離芯片峰值區最近的外殼表面的熱阻。MIL833標準中給出的傳統熱電偶測量方法要求確定結溫Tj，殼溫Tc以與熱耗散功率PH，并且器件外殼與熱沉良好接觸。結殼熱阻采用下式計算：（1）式（1）中指的是穩態熱阻，因為它是在穩態條件下得到的，并且它取決于熱流路徑上的結殼溫度差。該測量方法的難點在于外殼與熱沉緊密接觸時，很難用熱電偶精確測量封裝體的殼溫。因此不同的測量設備可能會得到不同的值。與其相反，本文描述的方法在熱沉表面采用不同的冷卻條件，是僅基于結溫的瞬態測試。它無需知道殼溫Tc，從而消除了Tc引入的誤差。該方法僅僅取決于結溫的測量。為保證與熱沉良好的熱接觸也無需很大的壓力。瞬態雙界面（TDI）測試原理和過程t＝0時給半導體器件施加恒定功率PH，同時外殼與熱沉良好接觸，器件的熱阻抗定義如下：(2)即：熱阻抗等于結溫隨時間的變化量除以熱耗散功率。即使外殼的冷卻條件改變，對熱阻抗也沒有影響，除非與熱沉接觸的外殼開始升溫。每次測量若接觸熱阻不同得到的穩態總熱阻也不同，因此不同測量下的熱阻抗曲線將從外殼表面接觸熱阻的貢獻點開始分離。瞬態測試法中，接觸熱阻不同的兩次熱阻抗測量可確定與熱沉接觸的外殼表面。兩次測量中分離點處的熱阻定義為（）。范圍本文詳細說明了從半導體的熱耗散結到封裝外殼表面的一維傳熱路徑下，將半導體器件外殼表面與外部理想熱沉相接觸，結殼熱阻（）的測量方法（這里指瞬態雙界面法）。本文中測量的熱阻是（），x表示封裝外殼的散熱面，通常為上表面（x=top）或下表面（x=bot）。參考標準以下的標準文件在本文中以參考文獻的形式出現，組成了本標準的條規。對于注明日期的參考文獻，不采用任何補充版或修訂版。不過，人們希望參與本標準協議的成員能夠研究并采用參考標準的最近版本。對于未注明日期的參考文獻，采用最新的版本。[N1]MIL-STD-883E,METHOD1012.1,ThermalCharacteristicsofIntegratedCircuits,4November1980[N2]JESD51,MethodologyfortheThermalMeasurementofComponentPackages(SingleSemiconductorDevices).Thisistheoverviewdocumentforthisseriesofspecifications.[N3]JESD51-1,IntegratedCircuitThermalMeasurementMethod-ElectricalTestMethod[N4]JESD51-4,ThermalTestChipGuideline(WireBondTypeChip)[N5]JESD51-12,GuidelinesforReportingandUsingElectronicPackageThermalInformation[N6]SEMITestMethod#G43-87,TestMethod,Junction-to-CaseThermalResistanceMeasurementsofMouldedPlasticPackages[N7]JESD51-13,Glossaryofthermalmeasurementtermsanddefinitions專業名詞與定義本標準中的專業名詞與定義采用[N7]JESD51-13。其他的專業名詞與定義已在前文中給出。結殼熱阻測試（測試方法）瞬態冷卻曲線測試（熱阻抗ZJC）結溫測試按照JESD51-1描述的方法測量待測器件（DUT）結溫（TJ）,去掉加熱功率PH后采集曲線（冷卻曲線）。測試中溫度敏感參數（TSP）不會受到加熱電壓和加熱電流的影響，也不需要控制加熱功率的大小。這種測試方法適用于大部分器件與熱測試芯片。在測試每個待測器件的曲線之前都要先確定其K系數，K系數是芯片溫度與溫度敏感參數之間的關系系數。原則上不建議采用加熱曲線，但如果加熱時間內加熱功率PH保持恒定，芯片的溫度敏感參數不受電子干擾，此方法同樣適用。采用加熱曲線必須記錄結果數據。瞬態冷卻曲線的記錄首先給待測器件（DUT）施加恒定的加熱電流IH，使其加熱并達到熱穩定狀態，即芯片結溫保持不變。如果在加熱過程中，芯片沒有獨立的結構進行加熱和測試以監測敏感溫度參數，結溫可以在動態模式下監測（見JESD51-1）或者給器件加熱足夠長的時間以使結溫達到穩定。測試過程中由于待測器件與水冷熱沉相接觸（見4.2節），大多數情況下100s的加熱時間已經足夠。控制和調整使器件達到熱穩態的加熱時間也可通過實驗測試完成。當器件達到熱穩態，記錄最終的加熱電壓VH和加熱電流IH，切斷加熱電流或者將電流切換至測試電流IM，這會產生一個很大的功率差ΔPH。通常IM相比于IH很小，可以忽略不計，測試電流IM產生的功率也可忽略不計。但測試原理中要求精確知道功率差ΔPH。也就是說，器件的熱功耗若考慮了PM（由IM電流產生的功耗），該方法會更準確。加熱功率差ΔPH=PH-PM越大，測試的信噪比越大（SNR），同時得到的熱阻（θJC）越精確。因而，在避免器件過熱情況下，加熱電流應盡可能大，同時PM應盡可能小，不過較大的IM會減少初始時刻的電子漂移（見4.1.3部分）。t=0時刻的信號可使溫度敏感參數（TSP）信號作為時間的函數從t=0開始記錄直到冷卻穩態。采樣率應保證每個時間段內至少采集50個點。根據待測器件的K系數，將TSP轉換為結溫TJ(t)。圖1給出了一個冷卻曲線的例子。切斷加熱電流，在ZθJC起始階段不可避免地會受到電子干擾，因而使得開始時刻短時間內測得的信號無效。為了重建t=0時的結溫TJ0，需要加一個“偏移校正”，參見N1的說明。圖1切斷加熱電流短時間內信號受電子干擾的冷卻曲線的半對數圖偏移校正由于在測試的初始階段有電子干擾，去掉在一定的切斷時間tcut內記錄的信號點。這個時間段內的溫度變化ΔTJ(tcut)不可忽略。在這段時間內，ΔTJ(tcut)與時間的平方根近似成線性關系，這樣就可推導出t=0時的結溫TJ0，如圖2所示。對于材質均勻的半無限板（也就是一塊表面積無窮大——保證一維熱流與該表面垂直——和無窮厚的板），其表面加熱功率密度恒定為（見例[1]），當施加或切斷加熱功率時，表面溫度升高/降低與加熱/冷卻時間的平方根成線性關系。（3）其中（4）c，ρ和λ分別是材料的熱容、密度和熱導率。短時間內，硅芯片內部可認為是一維的熱擴散，并且不受芯片底部邊界條件的影響，所以半無限板模型適用于芯片表面的加熱或冷卻，試驗已證明其正確性，如圖2所示。所以初始溫度TJ0可以通過與的關系得到。同時，芯片的面積也可通過方程3與斜率求出：A=P·ktherm/m（5）這種方法計算得到的芯片面積能夠驗證修正方法是否合理。ZθJC曲線根據冷卻曲線計算ZθJC：（t>tcut）（6）備注瞬態熱阻抗常用于表征功率半導體器件，記錄冷卻曲線的測試設備通常可實現。如果待測器件有獨立的結構可同時加熱芯片和檢測結溫，也可以用加熱曲線替代冷卻曲線，但是必須保證加熱時耗散功率PH保持恒定，其修正方法相同，公式6需作如下改變：（t>tcut）（7）由于器件溫度像電導率和熱導率一樣與材料屬性有關，由冷卻曲線和加熱曲線分別得到的ZθJC曲線存在微小差異，同樣，計算的θJC值也不同。主要原因是加熱過程中耗散功率發生微小變化，采用冷卻曲線可以避免這個問題。因此，采用加熱曲線得到結殼熱阻時需說明這一情況。熱瞬態測試界面法步驟測試原理瞬態雙界面測試法要求對同一個半導體器件在控溫熱沉上測量兩次ZθJC。第一次測量時器件與冷卻臺（熱沉）直接接觸（干接觸），第二次測量時器件與熱沉之間涂一層很薄的導熱膠或油脂，如圖3所示。第一次測量時，由于器件與熱沉之間的接觸面有一定的粗糙度，使得接觸熱阻增大，所以在某一時刻ts開始ZθJC曲線存在明顯的分離，如圖4所示。由于熱流進入熱界面層時，兩條ZθJC曲線就開始分離，因此ZθJC（ts）在該點的值接近于方程1定義的穩態熱阻θJC。通過ZθJC曲線分裂點可以估算得到θJC。控溫熱沉待測器件應放置在控溫熱沉上，這樣器件的主要散熱面（這里指外殼）就與熱沉表面接觸。為了達到理想的冷卻效果，熱沉應良好導熱，所以熱沉必須由銅塊組成，冷卻液體（通常為水）通入銅塊中的鉆孔來維持恒溫。通冷卻液的孔離上表面的距離最大不能超過2mm。同時，用一個恒溫器控制液體溫度，測量并在結果中記錄液體或冷卻板的溫度。給熱沉上方的待測器件施加一個適量的壓力來固定器件，這個壓力應足夠大以保證器件外殼與熱沉良好地熱接觸。但是，壓力過大會阻礙兩條ZθJC曲線分離，這樣就很難甚至不能估算器件的結殼熱阻。壓力過大使曲線不分離也會對θJC造成不期望的影響。因此這個壓力應控制在10N/cm2內，例如可以通過彈簧實現。為了使從被測器件上表面散發出的熱達到最小，應使用熱導率小于0.5W/(m·K)的塑料做夾桿，夾桿至少5mm厚。圖5是一個典型的熱沉裝置。干接觸ZθJC曲線的測量第一步：認真清潔器件與熱沉的接觸面，避免之前測試時殘留在器件與熱沉表面的導熱膠或油脂以與任何微小粒子影響接觸熱阻，確保實驗可進行重復性測量；第二步：參照4.2.2將待測器件安裝在控溫熱沉上，接觸面之間不加任何導熱物質；第三步：參照4.1測量ZθJC曲線；測出的ZθJC曲線記為ZθJC1加導熱膠或油脂的ZθJC曲線測量除第二步與4.2.3不同，其他步驟相同：第二步：將待測器件安裝在控溫熱沉上，在待測器件與熱沉之間加一層很薄的導熱膠或油脂，確保覆蓋整個接觸面。此時測出來的ZθJC曲線記為ZθJC2。兩ZθJC曲線達到穩態后的最小差值最小差值?θ=ZθJC1-ZθJC2≥0.5K/W，如圖1所示。從經驗上講，兩曲線的差值越小就很難甚至不能找出分離點。這一差值應比分離點的分散度大很多。備注傳統的結殼熱阻θJC測試中，在冷卻板安裝待測器件的位置上鉆個孔置入熱電偶。這種冷卻板不能用于本標準的測試，除非在安裝位置上將鉆孔去除。否則，冷卻板中的孔會影響到封裝半導體內部的熱流分布，進而影響結殼熱阻測試結果。熱瞬態測試界面法的計算初步評估ZθJC1和ZθJC2兩曲線在分離點的值ZθJC（ts）不一定等于穩態時的結殼熱阻θJC（方程1定義的熱阻），原因是在穩態時（需要很長時間）和在瞬態ts時器件內部的熱流分布不一樣。對于高熱導率芯片粘結層的功率器件，ZθJC（ts）值十分接近穩態的結殼熱阻，可作為θJC的一種可靠測量手段。通過有限元仿真分析發現，預期的誤差比θJC的定義方程1的內在不確定因素還要小。如果半導體器件的粘結層（例如熱導率低的膠）阻礙熱流傳導，兩條ZθJC曲線就會“過早”分離，也就是ZθJC(ts)<θJC[2]。這種情況下，ZθJC1和ZθJC2兩條曲線就需要轉換成與其對應的結構函數來確定結殼熱阻[3]。關于結構函數在附錄A-C中會詳細介紹。結構函數反應了熱傳導路徑上熱容的分布，這條路徑的坐標由從結開始累積的熱阻Rθ∑表示。因此，測量（1）和（2）的結構函數在熱流途徑改變處（即待測器件外殼表面）開始分離，如圖6所示。結構函數的分離點就是θJC的值。結構函數法原則上適用于一維傳熱路徑下（不考慮芯片粘結層）的所有器件，實際上，當θJC很小時，結構函數法失效[3]。因此，這兩種計算方法在一定范圍內可以互補：當器件的芯片粘結層為焊料時，ZθJC曲線分離法更適用，當器件的芯片粘結層為膠體時，使用結構函數法更好。基于上述討論，計算方法的選擇如下：對于高熱導率粘結層（如焊料）的功率半導體器件：使用方法1：由ZθJC1和ZθJC2曲線的分離點計算（見5.2）。對于低熱導率粘結層（通常為膠）的功率半導體器件：使用方法2：由相應的結構函數分離點計算（見5.3）功率半導體器件的粘結層材料未知時：綜合兩種方法，取其中較高的熱阻值作為θJC值。對于結殼熱阻很小（θJC<1K/W）的器件，方法2通常不可用，而方法1更可靠。方法1:以ZΘjc曲線分離點計算θJC適用于高熱導率粘結層（如焊料）的半導體器件（見5.1）確定分離點嚴格來講，ZΘjc曲線分離點不能很精確的確定，但是在一定時間后曲線間的間隙逐漸變寬（如圖7）。因此，更精確確定在時間ts的分離點至關重要。用ZθJC1和ZθJC2的微分曲線替代原始曲線有以下幾個優點：ZθJC微分曲線的分離點通常比原始曲線更容易確定；修正方法（4.1.3）中潛在的誤差對微分曲線的分離點沒有影響。基于以上優點，應用ZθJC的微分曲線確定分離點。設時間對數為z=ln(t)，a(z)表示ZθJC曲線關于z的函數，則有a(z)=ZθJC(t=exp(z))z=ln(t)(8)圖11表示t到z的變量轉換，a(z)是ZθJC（t）在對數時間坐標下的圖。da/dz是ZθJC曲線在對數時間坐標下的斜率，da1/dz和da2/dz分別是曲線ZθJC1和ZθJC2的微分。兩條ZθJC曲線在穩態的距離Δθ也會影響到微分曲線的差值Δ(da/dz)=da1/dz-da2/dz。為了將這一影響減至最小，將Δ(da/dz)除以相應的Δθ使其歸一化。歸一化后的差值曲線以ZθJC2（t）(含導熱膠的曲線)的值為橫坐標，如圖9所示，這樣就可以從圖中直接得到θJC：（9）解釋：分離點的時間ts是δ（ZθJC2(ts)）的值在小于或等于ε時相對應的最大時間點。結論：結殼熱阻θJC是在分離點處ZθJC2(ts)的值，從圖9可以看出，ZθJC2(ts)的值是δ小于或等于ε時的最大值。怎樣選擇ε值上述定義的熱阻θJC值是關于ε的函數。為了與傳統結殼熱阻的定義保持一致，ε的取值應使θJC盡可能接近公式2中定義的穩態熱阻。由于半導體器件的實際穩態熱阻θJC是一個未知數（沒有有效的方法測出其精確值），需通過有限元仿真的方法來確定ε值。有限元仿真[3]揭示了ε與芯片尺寸與其引線框架幾何形狀有關。作為一個普遍趨勢，θJC小的器件ε值較小，反之ε值較大。根據不同芯片尺寸與其引線框架幾何形狀的有限元模擬，下式可計算ε：ε=0.0045W/K·θJC+0.003（10）結殼熱阻θJC是δ-曲線與ε-曲線相交點的橫坐標值，如圖10所示。為了避免δ-曲線的隨機波動造成錯誤的結果，用一條近似的擬合曲線代替它，例如，擬合成指數曲線(11)利用參數α和β使θJC附近區域的擬合曲線最優化。（見5.2.3，第四步）評估的詳細步驟假定在第4章節描述的干接觸與帶膠接觸的ZθJC曲線已測量。按照以下步驟計算結殼熱阻：第一步：將測試中的時間坐標（ti，...，tn）轉換為對數時間坐標（zi=ln（ti）），最小（最大）對數時間坐標值記為zmin(zmax).第二步：計算微分曲線da1/dz和da2/dz。將測量點進行分段線性插值計算可以求得，如圖11所示。為了求出da1/dz和da2/dz的差值，必須對兩條微分曲線在相同的橫坐標范圍內進行求解，這些坐標值在[zmin,zmax]區間內等間距分布，并且插入的點數不少于100個。ZθJC-曲線在插值點處的值{a（Zj）}也可用相同的分段線性插值求出第三步：計算歸一化的差值δ=（da1/dz-da2/dz）/Δθ，以ZθJC2（t）(含導熱膠的曲線)的值為橫坐標繪出δ曲線，如圖10所示；第四步：用指數函數擬合δ曲線，使得擬合曲線與δ曲線在[0,x]區間內圍住的面積最小。區間右極限x的選取應使δ-曲線的上升部分可以被正確地擬合。第五步：通過δ-曲線與ε-曲線(方程10)的相交點求出結殼熱阻θJC。方法2：結構函數法適用于低熱導率粘結層（通常為膠）的半導體器件。（見5.1）初步評估熱流路徑上的積分結構函數CθΣ(RθΣ)即：積分熱容CθΣ關于從結點開始沿熱流路徑的積分熱阻RθΣ的函數，如果熱流路徑基本上是一維的，比如包含有助于散熱的金屬塊或芯片焊盤的半導體器件，結構函數法能夠給出相關的熱流路徑圖，從圖中可識別器件部分物理結構的熱阻。因此兩次測量的結構函數曲線在熱流路徑發生變化的地方（即待測器件的外殼表面）開始分離。積分結構函數的分離點就是θJC值，如圖6所示。可用專業軟件處理ZθJC-曲線得到結構函數，例如，本文提供的TDIM-MASTER[4]。處理過程包括幾個步驟（見附件A-C）。這里先簡單的介紹下，首先，通過數值反卷積法計算時間常數譜R(z)。假定z表示對數時間z=ln(t),a(z)為z的單位階躍響應函數(見5.2.1)，則有da/dz=R(z)w(z)(12)其中w(z)=exp(z-exp(z))也就是時間常數譜R(z)是通過da(z)/dz與w(z)的反卷積計算求得。通過時間常數譜R(z)的離散化可以得到等效的FosterRC熱網絡模型，然后將它轉換成CauerRC網絡模型。Cauer模型中的積分熱容-積分熱阻圖近似于積分結構函數。時間常數譜離散化越精細，則RC模型的階數越多，得到的積分結構函數越好。從數值角度來看，反卷積問題至關重要。數值方法對輸入數據中的噪聲極其敏感，因此測量時高的信噪比至關重要。由于反卷積計算法的分辨率有限，得到的結構函數與ZθJC-曲線不能完全匹配[5]。反卷積計算法的有限分辨率對粘結層為膠的器件影響較小，因為θJC很大，并且結構函數計算的誤差幾乎與θJC[3]無關。因此對于粘結層為膠的器件，其誤差更小。而對于θJC很小的器件，積分結構函數分析法常因數值效應（如模糊的或虛假峰）的干擾而失效（圖13）。評估的詳細步驟假定在第4章節描述的干接觸與帶膠接觸的ZθJC曲線已測量。按照以下步驟計算結殼熱阻：第一步：運用專業軟件將ZθJC1和ZθJC2的ZθJC-曲線轉換為相應的積分結構函數CθΣ1和CθΣ2[4]。為了得到更好的測量結果，必須有高的信噪比；第二步：在相同RθΣ范圍內對兩個結構函數進行插值計算，求得差值ΔCθΣ=CθΣ2-CθΣ1。（圖12）；第三步：差值ΔCθΣ明顯上升點為結殼熱阻θJC。如果虛假峰點使得θJC難以確定，測量中對器件施加更大的耗散功率提高信噪比SNR；信息報告所有測試條件和數據計算方法的信息以與測得的結殼熱阻，都要完整地記錄；參考表1提供的相關熱學數據信息。沒有熱學數據和說明這些信息的報告是毫無意義的。表1報告需給出的熱相關數據與信息測量區域條件參數數據參數和結果器件標識器件標識測量的數據器件結構參考相關文件參考相關文件環境冷卻板TCP或者TFliuid[℃]可選：材料、結構、孔離上表面厚度、粘結膠、壓力測量方法加熱法TSP（溫度敏感參數）測試過程加載功耗測試電流ZθJC-曲線例如，基底二極管二極管電壓冷卻/加熱曲線PHIMZΘjc1,ZθJC2數據計算修正計算方法1或2分離距離tcut,△TJ(tcut)1:Δda/dz或者2：ΔCθ∑ε參考文獻附件A時間常數譜和積分結構函數的定義A.1前言在過去10年里，人們對半導體封裝的動態熱性能引入了一個新的表述：結構函數[A1]。附件主要作用是準確定義結構函數，并對標準可能實現的更多的要求給出它的主要特性。由于結構函數與RC網絡理論與其含義密切相關，因此引進時間常數概念，“canonic”代表RC網絡單端口，在結構函數中代表時間常數譜。這里定義的RC網絡具有以下特征：1.網絡是線性和無源的；2.驅動點行為已知；3.假定熱流基本上是一維的。條件說明如下：線性意味著熱阻與熱容獨立于其自身的溫度。換句話說：熱導率和熱容都是與溫度無關的常數。準確地說，這個理論條件實際上并不成立，但在實際問題中可作為合理的近似。驅動點的意思是對結構中同一位置加熱并測量它的溫度響應。一維熱流：除了縱向熱流外，還包括更復雜的熱擴散，這些熱擴散通過一些坐標系變換可等效為迪卡爾坐標系中的縱向熱流。這包括圓盤結構中的徑向擴散，如功率LED的MCPCB或JEDEC測試板，圓柱形熱擴散或錐形熱擴散。半導體器件封裝通常多個域依次連接在一起，并具有如上描述的散熱特性，其熱流路徑可認為是一維的，只有熱流路徑的分離存在問題。當分離點與主驅動點以與寄生熱流路徑一致，并且寄生路徑的總熱阻已知時，將可能消除結構函數中寄生路徑的影響[A11]。盡管由于不知道寄生熱阻的值或者分離點不同于驅動點而不能修正，依然能導出一個等效的物理結構，但是這個物理結構與實際的物理結構不相符。A.2熱時間常數的概念為了介紹時間常數概念，首先看一個例子，假設一個小正立方體，四周絕熱，將它和一個理想的熱沉相接觸。在其上表面施加一個單位的功率并均勻地分布在表面上，如圖A-1左圖所示。這個簡單的熱模型就是一個一階RC網絡模型，如圖A-1右圖所示。這可以看作一個簡單的半導體封裝器件的近似熱模型。在最簡單的封裝熱模型中，含有一個熱阻和一個熱容。這兩個因素是并聯連接，如圖A-2所示。假如給這個模型施加PH的功率，溫度將以指數形式上升：（A1）其中（A2）式A2為模型的時間常數。這個模型由時間常數與Rth值來描述其大小，如圖A-3所示：器件的物理結構通常是復雜的，并且具有多個時間常數。因此，以指數函數之和表示器件的溫度響應會更精確：n對Rthi-τi的值可表征器件的結構。將這些數據與網絡模型相聯系，如圖A-4所示。每對Rthi-Cthi（Cthi=τi/Rthi）對應方程A3中的一組。這一網絡模型結構是FOSTER網絡的標準形式。Rth-τi值可用圖形表示，如圖A-5所示。線條的橫坐標值代表時間常數，縱坐標值代表Rth的大小。下圖可視為一個離散頻譜，該譜給出了網絡的響應時間常數和對應的幅值。這可能使人誤以為FOSTER網絡模型中的熱阻、熱容對應于實際的不同物理結構。但FOSTER網絡模型包含節點至節點的熱容，它沒有物理意義，與實際的物理結構不相符。RC單端口網絡存在一個等效的模型—CAUER網絡。CAUER模型是一個梯形網絡，如圖A-6所示，這一模型的網絡單元能與物理區域很好地對應起來。CAUER模型是結構函數分析熱流路徑的基礎。FOSTER模型和CAUER模型的RC端口是等效的。兩者都是以最少組件描述給定電路行為的最簡網絡。這兩個模型可以相互轉換，具體轉換的算法見附件C。假設施加功耗PH=1W，溫度響應函數（Zth曲線）即為單位階躍響應，用a(t)表示：（A4）對于一個實際的離散RC系統-例如熱系統-研究的階數是無限的，離散的熱時間常數值被連續的熱時間常數譜替換（見圖A-7），同時用積分公式描述單位階躍函數響應函數來替換總和。（A5）R(τ)為時間常數譜。A.3熱阻抗的頻域表示熱阻抗可以通過并聯的Rth與1/sCth容阻抗（圖A-2與圖A-3）來計算。也可用時間常數表達熱阻抗：（A6）式中s是復頻率，令s=jw可得到頻域的特性，w是一個小正弦信號的角頻率。在s=-1/τ復頻率處存在一個局部奇異函數：|Z|→∞。這種奇異性稱為極點。RC電路的極點總是在復s平面的負實軸，在復函數理論中，一個與極點有關的量是殘值。這個殘值很容易計算出來：Res=Rth/τ。系統的熱阻抗具有有限個時間常數，其方程類似方程式A6：（A7）圖A-5和圖A-6a有助于理解上式。FOSTER與CAUER模型（見附件C）之間的轉換算法就是基于公式A7。A.4時間常數譜的標準定義圖A-7a顯示了Rthi-τi對，代表有限階模型網絡。在實際器件和封裝的物理結構中，熱阻與熱容不可分割。任何極小的物體都具有阻性和容性。熱容隨著材料的熱阻而分布；這就是分布式參數網絡[A3]。這種分布式結構可近似為一個具有精細網格的模型網絡。將該結構劃分為許多個基本單元格，每個單元格的子網絡由它自身的熱容與相鄰單元格間的熱阻組成，如圖A-8所示（由于實際原因只能以二維顯示）。劃分的單元格越密集就越接近實際的分布式結構。這個網絡模型包含了大量的時間常數和累積的電容。圖A-7a中包含大量的線條，這些線條可以組成連續的時間常數譜如圖A-7b所示。通常，有限長的分布式結構（例如一塊給定材料的平板）有無限個離散的時間常數，而無限長的結構（例如從IC芯片至外環境的傳熱路徑）由連續的常數譜組成。為了準確表達時間常數譜的定義，首先引入一個對數時間坐標：（A8）時間常數函數R(ζ)的定義如下：（A9）方程A5與圖A-7b中直觀表示的時間常數譜，方程A9通過方程A8進行變量轉換，給出了它在對數坐標下的標準定義式。其他的數據處理也是基于這一轉換（例如圖A-9）。t和z分別表示線性時間和對數時間，希臘字母τ和ζ分別表示對應的時間常數。假如復阻抗Z(s)已知，通過下式可以計算時間常數譜[A2]：（A10）仿真可以提供精確的Z(s)函數。通過這種方法可以直接得到R(z)譜，從模擬結構中能夠產生結構函數和等效的物理模型。由于s的負實軸可能存在極點，運用此方程時需采取措施預防極點。各種代表性的分布式參數RC網絡的理論背景知識的詳細信息，參考技術文獻：[A1][A2][A7][A8]A.5結構函數時間常數譜R(z)確定后很容易畫出“熱流圖”（描述沿熱流路徑分布的熱阻與熱容的函數）。這個時間常數譜可認為是分布式熱阻網絡FOSTERRC模型的擴展，圖A-9所示為集總元件的FOSTER模型結構。為了建立集總元件模型，將R(z)劃分成若干個長度為的片段。每個片段對應于一個并聯的RC(RthCth)電路，(A11)與（A12）越小，Rth-Cth階數越多，得到的模型就越精確。假如，這個函數就轉換為具有無限個相連Rth-Cth階的FOSTER模型。時間常數譜是連續情況下的FOSTER模型。離散的時間常數譜可以生成FOSTER網絡。雖然FOSTER網絡這一數學模型能夠正確地表述器件的瞬態行為，但由于它包含的是節至節的熱容，它不能描述熱結構的特性。實際的熱容總是連接到系統的基準點（該點保持恒定的指定溫度）——類似于電氣“接地”——因為存儲的熱能與一個節點的溫度成比例，而不是FOSTER模型中所給的兩個節點的溫度差。適合熱結構特性的RC模型是CAUER網絡。假如FOSTER模型已知，CAUER網絡模型可以通過FOSTER-CAUER轉換計算得到，轉換方法見附件C。A.5.1積分結構函數（Protonotarios-Wing函數）早在PROTONOTARIOS和WING文章[A4]中就引入了一個函數，這個函數更適合描述非均勻分布的一維RC結構。此函數將積分熱容轉換為積分熱阻的函數。（A14）（A15）cv是單位熱容，λ是熱導率，A(x)是橫截面積。曲線的驅動點通常在x=0處，其優勢在于更符合器件的真實情況。()稱為積分結構函數或Protonotarios-Wing函數。假如將分布式RC結構沿著x軸分成若干個Δx，每個Δx等效為一個串行電阻與一個并行電容，進而可以得到一個很長的階梯式CAUER模型。假設Δx→0，CAUER網絡的階數趨于無窮。積分結構函數直接定義了圖A-8所示的無限階CAUER網絡。換句話說：積分結構函數是連續情況下的CAUER模型。離散的積分結構函數可以生成CAUER網絡。A.5.2實際應用中如何構造積分結構函數？首先要回答下面的問題：怎樣得到積分結構函數？一種近似方法可以滿足實際應用。如圖A-9所示，集總元件FOSTER模型能從R(z)譜中獲得(附件B描述了怎樣從Zth曲線獲得時間常數譜)。通過FOSTER—CAUER轉換(附件C)，FOSTER模型可轉換為階梯式CAUER模型。如圖A-10所示，這個階梯模型是積分結構函數的離散近似。半導體封裝器件的積分熱容幅值變化很大，因此積分結構函數通常以線性—對數坐標表示，如圖A-10所示。A.6參考文獻附件B從Zth函數獲得時間常數譜時間常數譜與熱系統的時間響應有著密切的聯系，這種聯系就是Zth曲線。Zth曲線等價于方程A5中介紹的單位階躍響應函數，只是要將方程A5中的線性時間坐標換成對數時間坐標。假如用對數時間坐標下的a(z)表示Zth值，則有（B1）這個公式可以證明（見參考文獻[A1]和[A7]）單位階躍熱響應函數a(z)與時間常數譜之間的關系9。（B2）（B3）由此式A5為（B4）式B4右邊可用卷積積分10實現，用符號表示卷積運算，單位階躍熱響應與熱時間常數譜的關系可用下式表示：（B5）固定wz(z)函數（見公式B3），a(z)函數(Zth曲線)能夠通過測量得到，因此熱時間常數譜R(z)可以利用反卷積運算求得。計算公式如下：（B6)符號代表反卷積運算。各種反卷積算法已成功應用于這一運算中，其中有貝氏反卷積和傅里葉反卷積，傅里葉反卷積也稱為頻域反卷積，在此將詳細介紹這種算法。對方程B5兩邊進行傅里葉變換可得：（B7）為廣義頻率、da/dz,R(z)和w(z)的傅里葉轉換分別為M()，V()和W()。值得注意的是不是通常意義上的頻率，因為A10方程中的變量z表示的不是時間，而是對數時間。應用傅里葉卷積方程B5變成一個簡單的乘法。通過以上變換，時間常數譜R(z)的計算就相當簡單：首先計算V()=M()/W()，然后轉換V()至z域：R(z)=F-1(V())。實際上并不是那么簡單。因為總有噪聲n(z)疊加在信號da/dz上，“測量”的信號m*(z)如下：（B8）即使Zth曲線是通過仿真得到，由于數字的有限長數值表示引起的量化誤差，使得系統中存在不可忽略的噪聲成分。因此，含噪聲的信號m*(z)的傅里葉轉換為（B9）N()是n(z)的傅里葉轉換，則有（B10）W()的高頻成分非常少，而噪聲譜中主要是高頻成分。因此，方程B10中分式N()/W()越大，V*()中的