數字電子技術 第二章 邏輯代數基礎_第1頁
數字電子技術 第二章 邏輯代數基礎_第2頁
數字電子技術 第二章 邏輯代數基礎_第3頁
數字電子技術 第二章 邏輯代數基礎_第4頁
數字電子技術 第二章 邏輯代數基礎_第5頁
已閱讀5頁,還剩101頁未讀 繼續免費閱讀

付費下載

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

第二章邏輯代數基礎本次課主要內容概述邏輯代數中的三種基本運算邏輯代數的基本公式和常用公式邏輯代數的基本定理邏輯函數及其表示方法數字電子技術2.1概述基本概念

邏輯:事物的因果關系 邏輯運算的數學基礎:邏輯代數 在二值邏輯中的變量取值:

0/12.2邏輯代數中的三種基本運算

與(AND)或(OR)非(NOT)以A=1表示開關A合上,A=0表示開關A斷開;

以Y=1表示燈亮,Y=0表示燈不亮;

三種電路的因果關系不同:與條件同時具備,結果發生Y=AANDB=A&B=A·B=ABABY0000100011或條件之一具備,結果發生Y=AORB=A+BABY0000110111非條件不具備,結果發生

AY0110幾種常用的復合邏輯運算與非 或非 與或非幾種常用的復合邏輯運算異或Y=AB′+A′B=A

BABY0000110110幾種常用的復合邏輯運算同或Y=AB+A′B′=

A⊙BABY0010100011A

B=(A⊙B)′思考題

以下三個表達式都是正確的,說明其原理。

1+1=11+1=101+1=2 2.3.1基本公式

2.3.2常用公式2.3邏輯代數的基本公式和常用公式2.3.1基本公式根據與、或、非的定義,得表2.3.1的布爾恒等式序號公式序號公式101′

=0;0′=110

A=0111+A=121A=A120+A=A3AA=A13A+A=A4AA′=014A+A′=15AB=BA15A+B=B+A6A(BC)=(AB)C16A+(B+C)=(A+B)+C7A(B+C)=AB+AC17A+BC=(A+B)(A+C)8(AB)′=A′+B′18(A+B)′=A′B′9(A′)′=A證明方法:推演真值表公式(17)的證明(公式推演法):公式(17)的證明(真值表法):ABCBCA+BCA+BA+C(A+B)(A+C)00000000001000100100010001111111100011111010111111001111111111112.3.2若干常用公式序號公式21A+AB=A22A+A′B=A+B23AB+AB′=A24A(A+B)=A25AB+A′C+BC=AB+A′CAB+A′C+BCD=AB+A′C26A(AB)′=AB′;A′(AB)′=A′2.4邏輯代數的基本定理2.4.1代入定理

------在任何一個包含A的邏輯等式中,若以另外一個邏輯式代入式中A的位置,則等式依然成立。2.4.1代入定理應用舉例:式(17)A+BC=(A+B)(A+C) A+B(CD)=(A+B)(A+CD) =(A+B)(A+C)(A+D)2.4.1代入定理應用舉例:式(8)2.4邏輯代數的基本定理2.4.2反演定理

-------對任一邏輯式

變換順序先括號,然后乘,最后加

不屬于單個變量的上的反號保留不變2.4.2反演定理應用舉例:對偶式:對任一邏輯式Y,將其中的“?”換成“+”,“+”換成“?”,“0”換成“1”,“1”換成“0”,得到YD,YD稱為Y的對偶式。(1)若兩個邏輯式相等,則它們的對偶式也相等。(2)對對偶式再求對偶得原函數本身。利用對偶式,有時可以簡化對等式的證明。例如:2.4.3對偶定理2.5.1邏輯函數Y=F(A,B,C,······)------若以邏輯變量為輸入,運算結果為輸出,則輸入變量值確定以后,輸出的取值也隨之而定。輸入/輸出之間是一種函數關系。注:在二值邏輯中, 輸入/輸出都只有兩種取值0/1。2.5邏輯函數及其表示方法例:舉重裁判電路2.5.2邏輯函數的表示方法真值表邏輯式邏輯圖波形圖卡諾圖計算機軟件中的描述方式(VHDL)各種表示方法之間可以相互轉換真值表輸入變量ABC····輸出Y1Y2

····遍歷所有可能的輸入變量的取值組合輸出對應的取值ABCY00000010010001101000101111011111舉重裁判電路真值表邏輯式將輸入/輸出之間的邏輯關系用與/或/非的運算式表示就得到邏輯式。邏輯圖用邏輯圖形符號表示邏輯運算關系,與邏輯電路的實現相對應。波形圖將輸入變量所有取值可能與對應輸出按時間順序排列起來畫成時間波形。各種表示方法之間的相互轉換:真值表邏輯式舉重裁判電路的真值表A=1,B=0,C=1使

AB′C=1A=1,B=1,C=0使ABC′=1A=1,B=1,C=1使

ABC

=1這三種取值的任何一種都使Y=1,所以

Y=?ABCY00000010010001101000101111011111Y=AB′C+ABC′+ABC=AB′C+AB=A(B′C+B)=A(B+C)真值表邏輯式:找出真值表中使Y=1的輸入變量取值組合。每組輸入變量取值對應一個乘積項,其中取值為1的寫原變量,取值為0的寫反變量。將這些變量相加即得Y。1.把輸入變量取值的所有組合逐個代入邏輯式中求出Y,列表真值表邏輯式例:奇偶判別函數的真值表

Y=?ABCY00000010010001111000101111011110邏輯式邏輯圖1.用圖形符號代替邏輯式中的邏輯運算符。邏輯式邏輯圖1.從輸入到輸出逐級寫出每個圖形符號對應的邏輯運算式。波形圖真值表ABCY00000010010001101000101111011111最小項m:m是乘積項包含n個因子n個變量均以原變量和反變量的形式在m中出現一次對于n變量函數有2n個最小項2.5.3邏輯函數的兩種標準形式

最小項之和最大項之積

最小項舉例:兩變量A,B的最小項三變量A,B,C的最小項最小項的編號:最小項取值對應編號ABC十進制數0000m00011m10102m20113m31004m41015m51106m61117m7最小項的性質在輸入變量任一取值下,有且僅有一個最小項的值為1。全體最小項之和為1。任何兩個最小項之積為0。兩個相鄰的最小項之和可以合并,消去一對因子,只留下公共因子。

------相鄰:僅一個變量不同的最小項如邏輯函數最小項之和的形式:例:利用公式可將任何一個函數化為邏輯函數最小項之和的形式:例:利用公式可將任何一個函數化為邏輯函數最小項之和的形式:例:利用公式可將任何一個函數化為邏輯函數最小項之和的形式:例:邏輯函數最小項之和的形式:例:邏輯函數最小項之和的形式:例:邏輯函數最小項之和的形式:例:最大項:M是相加項;包含n個因子。n個變量均以原變量和反變量的形式在M中出現一次。如:兩變量A,B的最大項對于n變量函數2n個最大項的性質在輸入變量任一取值下,有且僅有一個最大項的值為0;全體最大項之積為0;任何兩個最大項之和為1;只有一個變量不同的最大項的乘積等于各相同變量之和。最大項的編號:最大項取值對應編號ABC十進制數1117M71106M61015M51004M40113M30102M20011M10000M0邏輯函數的最大項之積形式

任何邏輯函數都可化為最大項之積的標準形式。如果已知邏輯函數為Y=∑mi時,定可將它化成編號為i以外的最大項之積。[例]

將邏輯函數轉換成最大項表達式。2.5.4邏輯函數形式的變換邏輯函數的與或式(最常用)利用公式由則與或式→與非式與或式→與或非式邏輯函數的最簡形式最簡與或式

------包含的乘積項已經最少,每個乘積項的因子也最少,稱為最簡的與-或邏輯式。2.6邏輯函數的化簡法常用的公式化簡法

并項法

吸收法

消項法

消因子法

配項法2.6.1邏輯函數的公式化簡法邏輯函數的公式化簡法

一、并項法

利用公式將兩項并成一項,消去一個變量。[例]

化簡解:邏輯函數的公式化簡法

二、吸收法

利用公式

A+AB=A,消去多余項AB。[例]

化簡三、消項法

利用公式,消去多余項BC;利用公式,消去多余項BCD。[例]

化簡邏輯函數的公式化簡法四、消因子法

利用公式

,將多余因子消去。[例]

化簡五、配項法

在不能直接運用公式、定理化簡時,可以根據A+A=A在邏輯函數式中重復寫入某項,或通過乘,進行配項再化簡。[例]

化簡公式化簡法反復應用基本公式和常用公式,消去多余的乘積項和多余的因子。例:

公式化簡法反復應用基本公式和常用公式,消去多余的乘積項和多余的因子。例:

2.6.1公式化簡法反復應用基本公式和常用公式,消去多余的乘積項和多余的因子。例:

2.6.1公式化簡法反復應用基本公式和常用公式,消去多余的乘積項和多余的因子。例:

2.6.1公式化簡法反復應用基本公式和常用公式,消去多余的乘積項和多余的因子。例:

優點:不受變量數目的限制。缺點:沒有固定的步驟可循;需要熟練運用各種公式和定理;在化簡一些較為復雜的邏輯函數時還需要一定的技巧和經驗;有時很難判定化簡結果是否最簡。邏輯函數的公式化簡法2.6.2卡諾圖化簡法

邏輯函數的卡諾圖表示法實質:將邏輯函數的最小項之和的形式以圖形的方式表示出來以2n個小方塊分別代表n變量的所有最小項,并將它們排列成表格,而且使幾何位置相鄰的兩個最小項在邏輯上也是相鄰的(只有一個變量不同),就得到表示n變量全部最小項的卡諾圖。表示最小項的卡諾圖二變量卡諾圖三變量的卡諾圖4變量的卡諾圖表示最小項的卡諾圖二變量卡諾圖三變量的卡諾圖4變量的卡諾圖表示最小項的卡諾圖二變量卡諾圖三變量的卡諾圖4變量的卡諾圖五變量的卡諾圖用卡諾圖表示邏輯函數將函數表示為最小項之和的形式。在卡諾圖上與這些最小項對應的位置上添入1,其余地方添0。用卡諾圖表示邏輯函數例:用卡諾圖表示邏輯函數

用卡諾圖化簡函數依據:具有相鄰性的最小項可合并,消去不同因子。

在卡諾圖中,最小項的相鄰性可以從圖形中直觀地反映出來。合并最小項的原則:兩個相鄰最小項可合并為一項,消去一對因子四個排成矩形的相鄰最小項可合并為一項,消去兩對因子八個相鄰最小項可合并為一項,消去三對因子兩個相鄰最小項可合并為一項,

消去一對因子化簡步驟:

------用卡諾圖表示邏輯函數

------找出可合并的最小項

------化簡后的乘積項相加 (項數最少,每項因子最少)

用卡諾圖化簡函數卡諾圖化簡的原則化簡后的乘積項應包含函數式的所有最小項,即覆蓋圖中所有的1。乘積項的數目最少,即圈成的矩形最少。每個乘積項因子最少,即圈成的矩形最大。例:0001111001ABC例:000111100011111101ABC例:000111100011111101ABC例:化簡結果不唯一例:0001111000011110ABCD例:00011110001001011001111111101111ABCD約束項任意項邏輯函數中的無關項:約束項和任意項可以寫入函數式,也可不包含在函數式中,因此統稱為無關項。在邏輯函數中,對輸入變量取值的限制,在這些取值下為1的最小項稱為約束項在輸入變量某些取值下,函數值為1或為0不影響邏輯電路的功能,在這些取值下為1的最小項稱為任意項2.7具有無關項的邏輯函數及其化簡

2.7.1約束項、任意項和邏輯函數式中的無關項2.7.2無關項在化簡邏輯函數中的應用合理地利用無關項,可得更簡單的化簡結果。加入(或去掉)無關項,應使化簡后的項數最少,每項因子最少······

從卡諾圖上直觀地看,加入無關項的目的是為矩形圈最大,矩形組合數最少。或寫為解:用公式化簡法0001111000101111101ABCD000111100001x0010x1011x0xx101x0xABCD000111100001x0010x1011x0xx101x0xABCD例:00011110000001011x0111xxxx1010xxABCD[例1]

某水庫設有三個水位檢測點,裝有A、B、C三個干濕傳感器,當傳感器被水浸泡時輸出1,否則(不浸水時)輸出0。A為警戒水位點,B比警戒水位A高1米,C比警戒水位高2米。該水庫有大小兩個閘門GL、GS。防汛部規定當水位低于警戒水位A時,關閘蓄水。當水位超過A時,開小閘門GS放水,當水位超過B時,開啟大閘門GL(關閉小閘門GS

)泄洪;當水位超過C時,大小閘門GLGS同時開啟泄洪。如果用0表示閘門關閉,1表示閘門放水。閘門與水庫水位之間的邏輯關系真值表如右:[例1]由題意知,A、B、C永遠不可能取001、010、011和101,故與之對應的約束條件為∑d(1,2,3,5)=0[例1]ABC1101000110GL:011XXXX0ABC1101000110GS:110XXXX0[例2]

將下列邏輯函數化為最簡與或函數式。四變量邏輯函數約束條件為m0+m1+

m2+

m4+

m8=0ABCD1100010001101110解:11111XXXXX000000化簡結果:返回2.8用multisim進行邏輯函數的化簡與變換例:已知邏輯函數Y的真值表如下,試用multisim求出Y的邏輯函數式,并將其化簡為與-或形式ABCDY1000010010101001011X1100X110101110X11111ABCDY0000000011001000011X01000010110110101111數字電子技術基礎實驗實驗二譯碼器與數據選擇器一、實驗目的1.理解用變量譯碼器實現邏輯函數的方法2.理解用數據選擇器實現邏輯函數的方法3.掌握用數據選擇器和譯碼器實現數據傳輸系統4.掌握數據選擇器的擴展方法二、實驗原理1.譯碼器

(變量、碼制、顯示)譯碼器是將一種數碼轉換為另一種數碼的電路。二、實驗原理1.譯碼器

(變量、碼制、顯示)74LS138內部邏輯圖74LS138工作原理如下:

當一個選通端(S1)為高電平,另兩個選通端()和()為低電平時,可將地址端(A0、A1、A2)的二進制編碼在一個對應的輸出端以低電平譯出。二、實驗原理74LS138功能表

無論從邏輯圖還是功能表可以看到74LS138的八個輸出管腳,任何時刻要么全為高電平1—芯片處于不工作狀態,要么只有一個為低電平0,其余7個輸出管腳全為高電平1。如果出現兩個輸出管腳在同一個時間為0的情況,說明該芯片已經損壞。二、實驗原理74LS138引腳圖

三個使能端:三線地址輸入端:八線輸出端:譯碼器輸出低電平有效G1、G2A、G2BA2、A1、A0Y7——Y0二、實驗原理2.數據選擇器A1A0地址碼D0D1D2D3數據輸入Y輸出四選一數據選擇器示意圖數據選擇器又稱多路轉換器或多路開關,是多輸入、單輸出的組合邏輯電路。功能:從多個輸入數據源中選擇一個送往唯一通道輸出。用途:

1)數據選擇

2)實現復雜的邏輯函數。

輸入

輸出1×××

0000

0001

0010

0011

0100

0101

01100111

A2A1A0YYD0D0D1D2D3D4D5D6D7D1D2D3D5

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論