一、 文檔說明： 本文參照業界通用做法，定義了海思終端芯片類COT的推薦ATE測試策略，以及此類芯片在測試程序開發及量產時各版本的的測試規范及測試項目要求。因技術和芯片規格持續發展，各IP的測試規范不斷添加和完善。對于成熟IP，程序開發時需要遵守該規范，新IP測試規范建立時可參考對應的測試規范。 二、 文檔目的： 支撐終端芯片媒體類產品達成<2000FDPPM的質量目標。三、 使用規范： 1）本文檔針對IP的測試項僅進行簡單說明，詳細說明及指導手冊請嚴格遵守《IP測試規范》及《IP測試CBB》。 2）芯片測試策略必須不松于該規范，如有測試條件的刪減，需經過PDT經理/項目經理/PE/PL的聯合會簽，如有特殊需求，可酌情增加測試條件。3.1程序版本說明 FT/CP定義常溫測試（若只有此一道testflow，也定義為FTA;若因向量深度或其他問題導致flow增加的，記為FTB,FTC....）。3.2 ATE量產測試流程 芯片應用特點 芯片用于機頂盒，視頻監控，數字電視等產品系列，質量及可靠性要求高；發貨量大，成本敏感；工作環境為各國正常生活環境。 測試流程 CP1FT1SLT1溫度25C25C25C電壓VDDNVDDN/L/H覆蓋率低全DVSYNsite數量1~42~8補充說明 CP測試： 低覆蓋率（開始為中覆蓋，后續根據量產數據進行刪減測試項以達到降成本目的），DVS，VDDN，常溫測試，1~4site FT測試： 全覆蓋，VDDN+VDDH+VDDL，常溫測試（高溫待驗證必要性），GB（根據CHAR結果），2~8sites。量產SLT： 可選項，長期可根據ATE覆蓋率更新情況進行抽檢或取消。可靠性測試： 建議Bywaferlot進行HTOL/uHAST抽檢 3.3測試項目標準 ATE向量規格要求如下：3.4降成本策略 當量產程序穩定后，即可開始量產測試降成本工作，降成本細節請參考《海思COT芯片ATE測試降成本規范》，本文僅針對無線終端芯片進行策略性指導。 啟動條件（需同時滿足條件1和2，或滿足條件3，投入產出比要合算）： 1、

發貨總量超過XXK，且最新測試程序版本連續XXlot測試良率波動<Xsigma 2、

FDPPM連續XX月維持低水準(<XXXPPM) 3、

或基于供應策略，ATE主動發起降成本工作

降成本策略： 整體策略：RTP前期以快速質量達標為優先，逐步進行測試降成本。根據AP/BB降成本路標和規劃，在項目前期做好低成本設計約束，RTP后做好平臺策略，Multi-sites和TTR等規劃。2、基于數據分析，刪除CP低效測試項。 3、

各TestIP測試項目參考《IP測試規范》之降成本建議 4、Hibench測試降成本參