第3章 8086微處理器3.1 8086微處理器的編程結(jié)構(gòu)3.2 8086的外部結(jié)構(gòu)3.3 存儲器和I/O管理 3.4 總線操作與時序8086是Intel公司70年代后期推出的16位微處理器，工作時鐘頻率為4.77MHz，數(shù)據(jù)總線寬度16位，地址總線20位，可尋址的內(nèi)存空間為1M字節(jié)。

8086具有一定的代表性，曾廣泛應(yīng)用于IBM-PC/XT及其兼容機中，Intel后期推出的CPU從80186、286、386直至Pentium4都是向下兼容的。8086雖已淘汰，但具有典型結(jié)構(gòu)，功能齊全，簡單易學(xué)，與單片機有接近之處，又與今天的PC機兼容，這些都是今天選擇8086作為教學(xué)機種的原因。§3-18086的編程結(jié)構(gòu)Intel8086是標(biāo)準(zhǔn)的16位微處理器，而8088是準(zhǔn)16位微處理器。它們的內(nèi)部數(shù)據(jù)總線都是16位，但Intel8088的外部數(shù)據(jù)總線（引腳上）是8位。

8086/8088的內(nèi)部結(jié)構(gòu)分為執(zhí)行單元（EU）和總線接口單元（BIU）兩大部分，EU負(fù)責(zé)指令的執(zhí)行，BIU負(fù)責(zé)總線信息收發(fā)。EUBIU一、執(zhí)行單元EU——ExecutionUnit1、組成控制器接受從總線接口單元的指令隊列中取來的指令代碼，對其譯碼和向EU內(nèi)各有關(guān)部分發(fā)出時序命令信號，協(xié)調(diào)執(zhí)行指令規(guī)定的操作。運算器寄存器（通用寄存器、標(biāo)志寄存器）2、功能分析和執(zhí)行指令計算和提供有效地址二、總線接口單元BIU——BusInterfaceUnit組成總線控制電路；（段、指針）地址寄存器和加法器；指令流隊列。功能負(fù)責(zé)與M、I/O端口傳送數(shù)據(jù)。總線接口部件要從內(nèi)存取指令送到指令隊列；

CPU執(zhí)行指令時，要配合執(zhí)行部件從指定的MEM或I/O端口中取數(shù)據(jù)，將數(shù)據(jù)傳送給執(zhí)行部件；將執(zhí)行部件的操作結(jié)果傳送給指定的M或I/O口。三、8086的結(jié)構(gòu)特點指令流隊列指令流隊列使得取指與執(zhí)行指令可以并行操作，從而提高運行速度。存儲器分段結(jié)構(gòu)寄存器16位，而地址線是20位，如何能夠用16位的數(shù)據(jù)表示20位的地址呢？

存儲器分段結(jié)構(gòu)使得16位操作指令可以訪問20位的地址空間。

20位地址加法器用來由邏輯地址生成物理地址并通過地址總線送出。8086/8088取指部分與執(zhí)行部分是分開的。在一條指令的執(zhí)行過程中可以取出下一條（或多條）指令，指令在指令隊列中排隊；在一條指令執(zhí)行完成后,就可以立即執(zhí)行下一條指令，減少CPU為取指令而等待的時間，提高CPU的利用率和整個運行速度。8086/8088微處理器:

BIU和EU分開，取指和執(zhí)行可以重迭， 大大減少了等待取指所需的時間，提高CPU的利用率。重迭操作技術(shù)：一方面提高了整個執(zhí)行速率，另一方面降低了與之相配的存儲器的存取速度的要求。四、工作過程微型計算機如何實現(xiàn)科學(xué)計算的？微處理器如何工作的？100+256=？C程序匯編語言二進制機器碼（與機型無關(guān)）（與機型有關(guān)）（可以執(zhí)行的指令）A=100; MOVAX,0064H B8,0064HA=A+256; ADDAX,0100H 05,0100H存儲器中存儲的指令B8H64H00H05H00H01H10100H10101H10102H10103H10104H10105H存儲器地址存儲器單元第一步從程序到指令第二步指令裝載到存儲器中第三步CPU從存儲器中取指令運行返回8088的指令執(zhí)行過程返回

8086的寄存器結(jié)構(gòu)五、8086的寄存器結(jié)構(gòu)通用寄存器

AX=AH：ALBX=BH：BLCX=CH：CLDX=DH：DL標(biāo)志寄存器PSW地址寄存器段地址寄存器：CS，DS，ES，SS偏移地址寄存器：IP，SI，DI，SP,BPAX——（Accumulator）作為累加器。 它是算術(shù)運算的主要寄存器， 所有I/O指令都使用這一寄存器與外部設(shè)備交換數(shù)據(jù)。BX——Base用作基址寄存器使用。 在計算內(nèi)存儲器地址時，經(jīng)常用來存放基址。CX——Count可以作計數(shù)寄存器使用。 在循環(huán)指令和串處理指令中用作隱含計數(shù)器。DX——Data可以作為數(shù)據(jù)寄存器使用。 一般在雙字長乘除法運算時，把DX和AX組合在一起存放一個雙字長(32位)數(shù)，DX用來存放高16位;

對某些I/O操作DX可用來存放I/O的端口地址1、通用寄存器2、段寄存器段寄存器:4個16位段寄存器CS、DS、SS、ES。 用來識別當(dāng)前可尋址的四個段，不可互換的使用。CS——CodeSegmentRegister代碼段寄存器 用來識別當(dāng)前代碼段（程序一般放在代碼段）。DS——DataSegmentRegister數(shù)據(jù)段寄存器 用來識別當(dāng)前數(shù)據(jù)段寄存器。SS——StackSegmentRegister堆棧段寄存器， 用來識別當(dāng)前堆棧段。ES——ExtraSegmentRegister附加段寄存器， 用來識別當(dāng)前附加段。信息三大類：程序代碼、數(shù)據(jù)（原始、中間、結(jié)果）、堆棧地址指針寄存器(SP、BP)

SP（stackpointer）——堆棧指針寄存器用來指示棧頂?shù)钠频刂?必須與SS段寄存器聯(lián)合使用確定實際地址。堆棧是內(nèi)存開辟的一個特殊數(shù)據(jù)區(qū)，一端固定，一端浮動，嚴(yán)格按照后進先出的工作原則。

BP（basepointer）——基址指針寄存器可以與SS寄存器聯(lián)合使用來確定堆棧段中某一存儲器單元地址。

變址寄存器(SI、DI) SI——SourceIndexRegister源變址寄存器。

DI——DestinationIndex目的變址寄存器。使用場合：常用于變址尋址。一般與DS聯(lián)用，用來確定數(shù)據(jù)段中某一存儲單元的地址，

SI,DI具有自動增量和自動減量功能.例： MOVAX,[SI]

3、控制寄存器控制寄存器：IP、PSWIP—InstructionPointer指令指針寄存器用來存儲代碼段中的偏移地址;

程序運行過程中IP始終指向下一次要取出的指令偏移地址。

IP要與CS寄存器相配合才能形成真正的物理地址。PSW—（ProcessorStatesWordProgram）

程序狀態(tài)字寄存器，16位寄存器。

由條件碼標(biāo)志FLAG、控制標(biāo)志構(gòu)成。 只用了其中9位,6位條件碼標(biāo)志,3位控制標(biāo)志。如下表示。控制信息:由系統(tǒng)程序或用戶程序根據(jù)需要用指令來設(shè)置的。狀態(tài)信息:由中央處理器,根據(jù)計算結(jié)果自動設(shè)置的，機器提供了設(shè)置狀態(tài)信息指令。條件碼標(biāo)志:

用來記錄程序中運行結(jié)果的狀態(tài)信息作為后續(xù)條件轉(zhuǎn)移指令的轉(zhuǎn)移控制條件。∴稱為條件碼。條件碼包括6位：CF、PF、AF、ZF、SF、OF。① OF（OverflowFlag）溢出標(biāo)志（一般指補碼溢出）OF=1：在運算過程中，如操作數(shù)超過了機器表示的范圍稱為溢出。OF=0：在運算過程中，如操作數(shù)未超過了機器能表示的范圍稱為 不溢出。 字節(jié)允許范圍-128—+127， 字運算范圍-32768—+32767。② SF（SignFlag）符號標(biāo)志

SF=1：記錄運算結(jié)果的符號為負(fù)。

SF=0：記錄運算結(jié)果的符號為正。③ ZF（ZeroFlag）零標(biāo)志

ZF=1：運算結(jié)果為0。

ZF=0：運算結(jié)果不為0。④ CF（CarryFlag）進位標(biāo)志

CF=1：記錄運算時從最高有效位產(chǎn)生進位值。

CF=0：記錄運算時從最高有效位不產(chǎn)生進值。⑤AF（AuxiliaryCarryFlag）輔助進位標(biāo)志

AF=1：記錄運算時第3位（半個字節(jié)）產(chǎn)生進位值。

AF=0：記錄運算時第3位（半個字節(jié)）不產(chǎn)生進位值。輔助進位標(biāo)志一般在BCD碼運算中作為是否進行十進制調(diào)整的判斷依據(jù)。⑥

PF(ParityFlag)奇偶標(biāo)志

PF=1:結(jié)果操作數(shù)低8位中有偶數(shù)個1。

PF=0:結(jié)果操作數(shù)低8位中有奇數(shù)個1。用來為機器中傳送信息時可能產(chǎn)生的代碼出現(xiàn)情況提供檢驗條件。標(biāo)志:

運算結(jié)果最高位為0 ∴SF=0； 運算結(jié)果本身≠0 ∴ZF=0

低8位中1的個數(shù)為奇數(shù)個 ∴PF=0； 最高位沒有進位 ∴CF=0

第三位向第四位無進位 ∴AF=0； 次高位向最高位沒有進位，最高位向前沒有進位,OF=0。例1：執(zhí)行兩個數(shù)的加法，分析對標(biāo)志位的影響。標(biāo)志:運算結(jié)果最高位為1，SF=1；運算結(jié)果本身不為0，ZF=0；最高位向前無進位，CF=0 次高位向最高位產(chǎn)生進位,而最高位向前沒有進位，OF=1；結(jié)果低8位含偶數(shù)個1，PF=1；第三位向第四位有進位,AF=1。在絕大多數(shù)情況下，一次運算后并不影響所有標(biāo)志，程序也并不需要對所有的標(biāo)志作全面的關(guān)注。一般只是在某些操作后,對其中某個標(biāo)志進行檢測。例2：執(zhí)行兩個數(shù)的加法，分析對標(biāo)志位的影響。IF——可屏蔽中斷允許標(biāo)志

IF=1表示允許.CPU可以響應(yīng)可屏蔽中斷請求。

IF=0,關(guān)閉中斷。CPU禁止響應(yīng)可屏蔽中斷請求。DF——方向標(biāo)志DF=0地址增量；DF=1地址減量TF——陷阱標(biāo)志(單步執(zhí)行標(biāo)志)

控制標(biāo)志:對控制標(biāo)志位進行設(shè)置后,對其后的操作起控制作用。§3-28086的外部結(jié)構(gòu)8086到底工作在何種模式，完全由硬件決定！一、最小模式和最大模式的概念

為了盡可能適應(yīng)各種應(yīng)用場合，8086CPU芯片設(shè)計了兩種工作模式，即最小模式和最大模式。最小模式：8086系統(tǒng)中所有的總線控制信號都直接由8086產(chǎn)生，因此，系統(tǒng)中的總統(tǒng)控制電路被減到最少。最大模式：相對最小模式而言。最大模式用在高檔8086系統(tǒng)中。在最大模式下，系統(tǒng)中除8086微處理器外，還包含有一個或兩個協(xié)處理器：數(shù)值運算協(xié)處理器8087、I/O操作協(xié)處理器8089等。控制總線由8288總線控制器提供。二、8086外部引腳（最小方式）8086的引腳功能

8086CPU是雙列直插式芯片，共有40條引腳;

引腳33決定工作模式:

接地，最大模式接+5V,最小模式

在兩種模式下引腳24~31

有不同的名稱和意義8086GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND最大組態(tài)（最小組態(tài)）VCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDRQ/GT0(HOLD)RQ/GT1(HLDA)LOCK(WR)S2(IO/M)S1(DT/R)S0(DEN)QS0(ALE)QS1(INTA)TESTREADYRESETVCCAD15A16/S3A17/S4A18/S5A19/S6BHEMN/MXRDHOLDHLDAWRM/IODT/RDENALEINTATESTREADYRESET8086GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND最小組態(tài)地址鎖存器的控制信號，專門用于在CPU外部對復(fù)用引腳信號的分離，高電平有效。8086在最小模式下的引腳和功能:

1.電源、時鐘和工作模式選擇

Vcc接+5VCLK接4.77MHz2個GND接地MN/MX接+5V2.訪問I/O端口、存儲器的控制信號

M/IO選擇I/O或存儲器操作

RD讀操作控制

WR寫操作控制3.地址/數(shù)據(jù)、地址/狀態(tài)復(fù)用信號AD15~AD0地址/數(shù)據(jù)復(fù)用信號A19~A16/S6~S3地址/狀態(tài)復(fù)用信號4.地址鎖存允許信號ALE5.BHE/S7（Bus-HighEnable）6.

可屏蔽中斷請求INTR

中斷響應(yīng)INTA7.

非屏蔽中斷請求NMI8.復(fù)位信號RESET高電平CLK

結(jié)束CPU當(dāng)前操作，內(nèi)部寄存器恢復(fù)初始狀態(tài)

CS=FFFFh,其它為0

指令隊列空VCCAD15A16/S3A17/S4A18/S5A19/S6BHEMN/MXRDHOLDHLDAWRM/IODT/RDENALEINTATESTREADYRESET8086GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND最小組態(tài)準(zhǔn)備就緒信號READY

被訪問的M/IO設(shè)備準(zhǔn)備就緒10.檢測信號TEST11.數(shù)據(jù)允許DEN*、數(shù)據(jù)傳送方向DT/R*

12.總線保持請求HOLD

總線保持響應(yīng)HLDAVCCA15A16/S3A17/S4A18/S5A19/S6BHEMN/MXRDHOLDHLDAWRM/IODT/RDENALEINTATESTREADYRESET8086GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND最小組態(tài)BHE*/S7：高８位數(shù)據(jù)總線允許信號與狀態(tài)信號的復(fù)用引腿。高字節(jié)允許

16位機處理可處理16位也可處理8位

8位,高位不允許

16位,高位允許

BHE信號和A0合起來告訴連接在總線上的存儲器和接口，當(dāng)前的數(shù)據(jù)在總線上將以何種格式出現(xiàn)，如下表。

BHE*

A0

操作所用的數(shù)據(jù)引腳0

0偶地址讀寫一個字

AD0～AD151

0偶地址讀寫一個字節(jié)AD0～AD70

1奇地址讀寫一個字節(jié)AD8～AD150

11

0奇地址讀寫一個字：①在第一個總線周期將高8位送到AD8～AD15;②在第二個總線周期將低8位送到AD0～AD7。AD8～AD15AD0～AD7數(shù)據(jù)地址復(fù)用分離ALE（AddressLockEnable）：地址鎖存允許信號。這是8086提供給地址鎖存器的控制信號，專門用于在CPU外部對復(fù)用引腳信號的分離，高電平有效。在任何一個總線周期的T1狀態(tài)，ALE輸出有效高電平，以表示當(dāng)前在地址／數(shù)據(jù)復(fù)用線或地址/狀態(tài)復(fù)用線上輸出的是地址信息，地址鎖存器將ALE作為鎖存控制信號，對地址進行鎖存。讀寫功能區(qū)分存儲器與IO的區(qū)分RD*（Read）：讀信號輸出，低電平有效。

CPU輸出的讀信號指出，將要執(zhí)行一個對內(nèi)存或I/O端口的讀操作。具體到底是讀取內(nèi)存單元中的數(shù)據(jù)還是I/O端口中的數(shù)據(jù)，這決定于M/IO信號。WR*（Write）：寫信號輸出，低電平有效。寫信號有效時，表示CPU當(dāng)前正在進行一個對存儲器或I/O端口的寫操作。具體到底為哪種寫操作，則由M/IO信號決定。M/IO*：MEM與IO選擇信號輸出指明CPU要與MEM還是IO交換數(shù)據(jù)。高電平表示CPU和存儲器交換數(shù)據(jù)；低電平表示CPU和IO端口交換數(shù)據(jù)。CLK：時鐘信號輸入

8086要求時鐘信號的占空比為33％，即1/3周期為高電平，2/3周期為低電平。8086的時鐘頻率要求為5MHz。時鐘信號為CPU和總線控制邏輯電路提供定時信號。RESET：復(fù)位信號輸入，高電平有效。

8086要求復(fù)位信號至少維持４個時鐘周期的高電平才有效。復(fù)位信號來到后CPU便結(jié)束當(dāng)前操作，并對處理器標(biāo)志寄存器、IP、DS、SS、ES及指令隊列清零，而將CS設(shè)置為FFFFH。當(dāng)復(fù)位信號變?yōu)榈碗娖綍r，CPU從FFFF0H開始執(zhí)行程序。系統(tǒng)信號

NMI（Non-MaskableInterrupt）：非屏蔽中斷輸入信號，上升沿有效。

非屏蔽中斷信號是一個由低到高的上升沿。這類中斷不受中斷允許標(biāo)志位的影響，也不能用軟件進行屏蔽。

INTR（InterruptRequest）：可屏蔽中斷請求信號輸入，高電平有效。

CPU在執(zhí)行每條指令的最后一個時鐘周期會對INTR信號進行采樣，如果CPU中的中斷允許標(biāo)志為１,并且又接收到INTR信號，那么，CPU就會在結(jié)束當(dāng)前指令后，響應(yīng)中斷請求，執(zhí)行一個中斷處理子程序。

INTA（InterruptAcknowledge）：可屏蔽中斷響應(yīng)信號輸出，雙負(fù)脈沖形式。中斷信號同步信號及其區(qū)分區(qū)別：ready每次數(shù)據(jù)傳送時都檢測條件

test僅當(dāng)執(zhí)行wait指令時才檢測條件READY：“準(zhǔn)備好”信號輸入，高電平有效。（CPU與外設(shè)的同步——進行讀寫操作時才檢測條件）

READY信號是由被訪問的存儲器或者I/O設(shè)備發(fā)來的狀態(tài)信號。

READY信號有效時，表示內(nèi)存或I/O設(shè)備準(zhǔn)備就緒，馬上就可進行一次數(shù)據(jù)傳輸。如果檢測到READY為低電平，CPU就進入等待狀態(tài)，直到READY變?yōu)楦唠娖胶螅艌?zhí)行數(shù)據(jù)交換過程。

TEST：測試信號輸入，低電平有效。（多處理器間的同步，也可用于與外設(shè)的同步）

TEST信號是和WAIT指令結(jié)合起來使用的。在CPU執(zhí)行WAIT指令時，CPU處于空轉(zhuǎn)狀態(tài)，等待TEST信號有效。TEST一旦有效，CPU繼續(xù)往下執(zhí)行。WAIT指令配合TEST信號可使CPU與外部硬件同步。

DEN（DataEnable）：數(shù)據(jù)允許信號輸出在CPU訪問MEM或I/O時有效，表示CPU當(dāng)前準(zhǔn)備發(fā)送或接收一個數(shù)據(jù)。

DT/R（DataTransmit/Receive）：數(shù)據(jù)收發(fā)信號輸出如果DT/R*為高電平，則進行數(shù)據(jù)發(fā)送；如果DT/R*為低電平，則進行數(shù)據(jù)接收。在DMA方式時，DEN和DT/R被浮置為高阻狀態(tài)。

HOLD（HoldRequest）:輸入信號，要求CPU出讓總線控制權(quán)

HLDA（HoldAcknowledge）:輸出信號，表示CPU已出讓總線控制權(quán)此時，CPU使地址／數(shù)據(jù)總線和控制線處于高阻狀態(tài)。總線請求部件收到HLDA信號后，就獲得了總線控制權(quán)，在此后一段時間，HOLD和HLDA都保持高電平。在總線占有部件用完總線之后，會把HOLD信號變?yōu)榈碗娖剑硎痉艞墝偩€的占有。8086收到低電平的HOLD信號后，也將HLDA變?yōu)榈碗娖剑@樣，CPU又獲得了對地址、數(shù)據(jù)和控制總線的占有權(quán)。關(guān)于總線控制權(quán)的問題MN/MX（Minimum/MaximumMode）最小／最大模式控制信號輸入如果此引腿固定接為+5V，則CPU處于最小模式；如果接地，則CPU處于最大模式。“引腳”小結(jié)CPU引腳是系統(tǒng)總線的基本信號可以分成三類信號：16位數(shù)據(jù)線：D0～D1520位地址線：A0～A19控制線：ALE、IO/M*、WR*、RD*、READYINTR、INTA*、NMI，HOLD、HLDARESET、CLK、Vcc、GND（最小工作方式電路）時鐘發(fā)生器地址鎖存器數(shù)據(jù)總線收發(fā)器

如上圖所示，在8086的最小模式中，硬件連接上有如下幾個特點：

MN/MX端接+5V，決定了8086工作在最小模式；有１片8284A，作為時鐘發(fā)生器；有3片8282，用來作為地址鎖存器；當(dāng)系統(tǒng)中所連的存儲器和外設(shè)較多時，需要增加數(shù)據(jù)總線的驅(qū)動能力，這時，要用２片8286，8286為具有三態(tài)輸出的８位數(shù)據(jù)總線收發(fā)器，用于需要增加驅(qū)動能力的系統(tǒng)。（最大工作方式電路）三、8086與8088區(qū)別1、8086與8088在引腳上的區(qū)別

8086微處理器 8088微處理器BHE高八位16位AD復(fù)用 8位AD復(fù)用數(shù)據(jù)總線允許 不用M/IO引腳選擇存儲器/接口 IO/M引腳選擇存儲器/接口指令隊列6字節(jié)指令隊列4字節(jié)返回存儲器管理

1、存儲單元的地址和內(nèi)容

2、存儲器地址分段

3、信息分類以及各段在存儲器中分配

4、堆棧

5、8086的存儲結(jié)構(gòu)和I/O管理§3-3存儲器管理

內(nèi)存單元的地址和內(nèi)容存儲單元地址：按照字節(jié)編址1存儲單元的地址和內(nèi)容字節(jié)編址：為了標(biāo)識每一個存儲單元，采用20位二進制信號按順序?qū)γ恳蛔止?jié)單元進行編號16進制0000,0000,0000,0000,00000000,0000,0000,0000,00010000,0000,0000,0000,00100000,0000,0000,0000,01101111,1111,1111,1111,11112進制(2)數(shù)據(jù)類型及存放格式數(shù)據(jù)類型可以是：字節(jié)（8位）、字、雙字、四字，其存放格式如下：A字節(jié)型數(shù)據(jù)：可以存儲到存儲器的任意單元。B字型數(shù)據(jù)：存放時，占用2個字節(jié)單元規(guī)定：字型數(shù)據(jù)的兩個字節(jié)必須連續(xù)存放； 高位字節(jié)數(shù)據(jù)存放在高位地址，低位字節(jié)數(shù)據(jù)存放在低位地址；該字型數(shù)據(jù)的地址是以低位字節(jié)數(shù)據(jù)存放的地址。該字型數(shù)據(jù)可以是偶地址（A0=0）（規(guī)則字）,也可為奇地址(A0=1)（非規(guī)則字）C.雙字?jǐn)?shù)據(jù)存放規(guī)定：

4個字節(jié)數(shù)據(jù)必須連續(xù)存放； 低位字節(jié)在低位地址，高位字節(jié)在高位地址； 最低字節(jié)所在地址為雙字?jǐn)?shù)據(jù)的地址。通常，雙字?jǐn)?shù)據(jù)的地址安排在能被4除盡的地址上(A0=A1=0)例：雙字?jǐn)?shù)據(jù)：3E5D0896存放在0354H單元：96H08H5DH3EH0354H0355H0356H0357H同一個地址既可以看作字節(jié)單元地址，也可看作字單元地址，又可看作雙字單元地址，需要根據(jù)使用情況確定。例：雙字單元:（0354H）=3E5D0896

字單元:（0354H）=0896H,字節(jié)單元:（0354H）=96H

信息類別存儲器中存放的信息可分為如下幾類：指令編碼；數(shù)據(jù)（原始數(shù)據(jù)、操作結(jié)果、暫存數(shù)據(jù)）；地址（子程序調(diào)用時暫存的斷點地址等）。

按類分段存儲8086設(shè)置了四個獨立段，分別是：代碼段：專門用于存放指令編碼；數(shù)據(jù)段：專門用于存放原始數(shù)據(jù)和運算結(jié)果；附加數(shù)據(jù)段：存放數(shù)據(jù)，與數(shù)據(jù)段配合，可以實現(xiàn)批量數(shù)據(jù)操作，如大塊數(shù)據(jù)搬家、復(fù)制、比較等。堆棧段：主要用于存放斷點地址，亦可保存臨時數(shù)據(jù)。2信息類別與按類分段存儲3、存儲器地址分段：

在8086中，外部尋址用的地址線為20位，而內(nèi)部運算器、寄存器、以及指令中的操作數(shù)地址均為16位，即是說，在CPU內(nèi)部，

20位地址無法用16位寄存器表示顯然這是矛盾的，如何解決？只有用兩個16位邏輯地址來組合成一個20位物理地址。

存儲器的分段結(jié)構(gòu)

物理地址：20位物理地址 邏輯地址=段基址：偏移地址（16位） 物理地址=段基址

16+偏移地址段寄存器和其他寄存器組合指向存儲單元示意圖歸納段寄存器和其他寄存器組合指向存儲單元示意圖：00000H0000H12340HFFFFH0000HFFFFFH段基址=1234H偏移地址=xxxxH物理地址=1234H

16+xxxxH將1M空間分為64K個可重疊和浮動的64K段xxxxxxxx0xxxxx物理地址段首址偏移地址+FFFFH9B2E0H邏輯段之間可以連續(xù)、分開、部分重疊和全部重疊。12HE7H46H82HA2H

…34H85HE3H2CHFFH15H11230H11231H11232H11233H11234H

…11240H11241H11242H11243H11244H11245H實際地址0000H0001H0002H0003H0004H

…0010H0011H0012H0013H0014H0015H偏移地址1123H段基址0000H0001H0002H0003H0004H0015H偏移地址1124H段基址內(nèi)存1個物理地址可以由不同的邏輯地址描述。例1：某數(shù)據(jù)在MEM中的段基址為1234H，偏移地址為8A3CH，則：邏輯地址=1234H：8A3CH物理地址=1234H16+8A3CH=12340H+8A3CH=1AD7CH例2：設(shè)IBMPC微機內(nèi)存中某個單元的物理地址是12345H，試完成下列不同的邏輯地址表示：（1）

1234H:___H（2）

____H:0345H例題：存儲器的分段結(jié)構(gòu)內(nèi)容總結(jié)：

1)邏輯地址=段基址：偏移地址（16位）物理地址=段基址

16+偏移地址2)邏輯段之間可以連續(xù)、分開、部分重疊和全部重疊。3)1個物理地址可以由不同的邏輯地址描述。常用數(shù)據(jù)管理方式1 堆棧：按照先進后出(FILO)原則存取的存儲器空間。2 隊列：按照先進先出(FIFO)原則存取的存儲器空間。3 堆棧存放程序的返回地址、寄存器的值以及傳遞參數(shù)。4、堆棧FILOFIFORAM5、8086的I/O管理8086微處理器雖有20位地址線，但只用低16位來尋址I/O，即8086只能管理64KB的I/O端口。因此，IO不存在分段問題。

8086微處理器對I/O端口操作時，需要用專門的指令（IN/OUT）進行操作，并且只能夠通過累加器（AL或AX）來完成。字節(jié)型和字型IO端口的輸入/輸出操作與存儲器讀/寫過程類似。

外設(shè)通過接口電路與CPU通信，接口是連接CPU與外設(shè)的硬件電子電路。 邏輯角度來看，一個典型的接口由數(shù)據(jù)寄存器、狀態(tài)寄存器、控制寄存器構(gòu)成，為了管理和訪問寄存器，給每個寄存器分配了一個端口地址，就形成了獨立于內(nèi)存的I/O地址空間。 數(shù)據(jù)寄存器（數(shù)據(jù)端口）存放CPU與外設(shè)之間傳送的數(shù)據(jù)，對數(shù)據(jù)起緩沖作用； 狀態(tài)寄存器存放外設(shè)和接口狀態(tài)信息； 控制寄存器存放CPU發(fā)給外設(shè)和接口的控制命令幻燈片48返回§3-4總線操作與時序一、系統(tǒng)的復(fù)位和啟動操作

8086的復(fù)位和啟動操作是通過RESET引腿上的觸發(fā)信號來實現(xiàn)的。

8086要求復(fù)位信號RESET起碼維持４個時鐘周期的高電平，如果是初次加電引起的復(fù)位，則要求維持不小于50μs的高電平。當(dāng)RESET信號一進入高電平，8086CPU就會結(jié)束現(xiàn)行操作，并且，只要RESET信號停留在高電平狀態(tài)，CPU就維持在復(fù)位狀態(tài)。在復(fù)位狀態(tài)，CPU各內(nèi)部寄存器都被設(shè)為初值。標(biāo)志寄存器零指令指針（IP）0000H

CS寄存器FFFFH

DS寄存器0000H

SS寄存器0000H

ES寄存器0000H指令隊列空其他寄存器0000H復(fù)位時，代碼段寄存器CS＝FFFFH，指令指針寄存器IP＝0000H。所以啟動時，計算機便從內(nèi)存的FFFF0H處開始執(zhí)行指令。因此，一般在FFFF0H處存放一條無條件轉(zhuǎn)移指令，轉(zhuǎn)移到系統(tǒng)程序的人口處。復(fù)位時寄存器的初值2復(fù)位時輸出信號線的狀態(tài)處于高阻態(tài)的輸出信號：

AD15～AD0、A19～A16BHE、M/IO、DT/R、DEN、WR、RD、INTA。處于無效電平的輸出信號：

ALE、HLDA。1.時鐘信號

CPU是在時鐘信號的控制下工作時鐘信號是一個按一定電壓幅度，一定時間間隔發(fā)出的脈沖信號，8086時鐘頻率為5MHz.

CPU所有的操作都以時鐘信號為基準(zhǔn)

CLK二、基