./PCBEMC設計規范目錄第一部分布局1層的設置1.1合理的層數1.1.1Vcc、GND的層數1.1.2信號層數1.2單板的性能指標與成本要求1.3電源層、地層、信號層的相對位置1.3.1Vcc、GND平面的阻抗以及電源、地之間的EMC環境問題1.3.2Vcc、GND作為參考平面,兩者的作用與區別1.3.3電源層、地層、信號層的相對位置2模塊劃分及特殊器件的布局2.1模塊劃分2.1.1按功能劃分2.1.2按頻率劃分2.1.3按信號類型分2.1.4綜合布局2.2特殊器件的布局2.2.1電源部分2.2.2時鐘部分2.2.3電感線圈2.2.4總線驅動部分2.2.5濾波器件3濾波3.1概述3.2濾波器件3.2.1電阻3.2.2電感3.2.3電容3.2.4鐵氧體磁珠3.2.5共模電感3.3濾波電路3.3.1濾波電路的形式3.3.2濾波電路的布局與布線3.4電容在PCB的EMC設計中的應用3.4.1濾波電容的種類3.4.2電容自諧振問題3.4.3ESR對并聯電容幅頻特性的影響3.4.4ESL對并聯電容幅頻特性的影響3.4.5電容器的選擇3.4.6去耦電容與旁路電容的設計建議3.4.7儲能電容的設計4地的分割與匯接4.1接地的含義4.2接地的目的4.3基本的接地方式單點接地多點接地浮地以上各種方式組成的混合接地方式4.4關于接地方式的一般選取原則背板接地方式單板接地方式第二部分布線1傳輸線模型及反射、串擾1.1概述：1.2傳輸線模型1.3傳輸線的種類微帶線〔microstrip帶狀線〔Stripline1.3.3嵌入式微帶線1.4傳輸線的反射1.5串擾2優選布線層2.1表層與內層走線的比較2.1.1微帶線〔Microstrip2.1.3微帶線與帶狀線的比較2.2布線層的優先級別3阻抗控制3.1特征阻抗的物理意義3.1.1輸入阻抗：3.1.2特征阻抗3.1.3偶模阻抗、奇模阻抗、差分阻抗3.2生產工藝對對阻抗控制的影響3.3差分阻抗控制3.3.1當介質厚度為5mil時的差分阻抗隨差分線間距的變化趨勢3.3.2當介質厚度為13mil時的差分阻抗隨差分線間距的變化趨勢3.3.3當介質厚度為25mil時的差分阻抗隨差分線間距的變化趨勢3.4屏蔽地線對阻抗的影響3.4.1地線與信號線之間的間距對信號線阻抗的影響3.4.2屏蔽地線線寬對阻抗的影響3.5阻抗控制案例4特殊信號的處理5過孔5.1過孔模型5.1.1過孔的數學模型5.1.2對過孔模型的影響因素5.2過孔對信號傳導與輻射發射影響5.2.1過孔對阻抗控制的影響5.2.2過孔數量對信號質量的影響6跨分割區及開槽的處理6.1開槽的產生6.1.1對電源/地平面分割造成的開槽6.2開槽對PCB板EMC性能的影響6.2.1高速信號與低速信號的面電流分布6.2.2分地"的概念6.2.3信號跨越電源平面或地平面上的開槽的問題6.3對開槽的處理6.3.1需要嚴格的阻抗控制的高速信號線,其軌線嚴禁跨分割走線6.3.2當PCB板上存在不相容電路時,應該進行分地的處理6.3.3當跨開槽走線不可避免時,應該進行橋接6.3.4接插件〔對外不應放置在地層隔逢上6.3.5高密度接插件的處理6.3.6跨"靜地"分割的處理7信號質量與EMC7.1EMC簡介7.2信號質量簡介7.3EMC與信號質量的相同點7.4EMC與信號質量的不同點7.5EMC與信號質量關系小結第三部分背板的EMC設計1背板槽位的排列1.1單板信號的互連要求1.2單板板位結構1.2.1板位結構影響；1.2.2板間互連電平、驅動器件的選擇2背板的EMC設計2.1接插件的信號排布與EMC設計2.1.1接插件的選型2.1.2接插件模型與針信號排布2.2阻抗匹配2.3電源、地分配2.3.1電源分割及熱插拔對電源的影響2.3.2地分割與各種地的連接2.3.3屏蔽層第四部分射頻PCB的EMC設計1板材1.1普通板材1.2射頻專用板材2隔離與屏蔽2.1隔離2.2器件布局2.3敏感電路和強輻射電路2.4屏蔽材料和方法2.5屏蔽腔的尺寸3濾波3.1電源和控制線的濾波3.2頻率合成器數據線、時鐘線、使能線的濾波4接地4.1接地分類4.2大面積接地4.3分組就近接地4.4射頻器件接地4.4接地時應注意的問題4.5接地平面的分布5布線5.1阻抗控制5.2轉角5.3微帶線布線5.4微帶線耦合器5.5微帶線功分器5.6微帶線基本元件5.7帶狀線布線5.8射頻信號走線兩邊包地銅皮6其它設計考慮第一部分布局1層的設置在PCB的EMC設計考慮中,首先涉及的便是層的設置；單板的層數由電源、地的層數和信號層數組成；電源層、地層、信號層的相對位置以及電源、地平面的分割對單板的EMC指標至關重要。1.1合理的層數根據單板的電源、地的種類、信號密度、板級工作頻率、有特殊布線要求的信號數量,以及綜合單板的性能指標要求與成本承受能力,確定單板的層數；對于EMC指標要求苛刻〔如：產品需認證CISPR16CLASSB而相對成本能承受的情況下,適當增加地平面乃是PCB的EMC設計的殺手锏之一。1.1.1Vcc、GND的層數單板電源的層數由其種類數量決定；對于單一電源供電的PCB,一個電源平面足夠了；對于多種電源,若互不交錯,可考慮采取電源層分割〔保證相鄰層的關鍵信號布線不跨分割區；對于電源互相交錯〔尤其是象8260等IC,多種電源供電,且互相交錯的單板,則必須考慮采用2個或以上的電源平面,每個電源平面的設置需滿足以下條件：單一電源或多種互不交錯的電源；相鄰層的關鍵信號不跨分割區；地的層數除滿足電源平面的要求外,還要考慮：元件面下面〔第2層或倒數第2層有相對完整的地平面；高頻、高速、時鐘等關鍵信號有一相鄰地平面；關鍵電源有一對應地平面相鄰〔如48V與BGND相鄰。信號層數在CAD室現行工具軟件中,在網表調入完畢后,EDA軟件能提供一布局、布線密度參數報告,由此參數可對信號所需的層數有個大致的判斷；經驗豐富的CAD工程師,能根據以上參數再結合板級工作頻率、有特殊布線要求的信號數量以及單板的性能指標要求與成本承受能力,最后確定單板的信號層數。信號的層數主要取決于功能實現,從EMC的角度,需要考慮關鍵信號網絡〔強輻射網絡以及易受干擾的小、弱信號的屏蔽或隔離措施。1.2單板的性能指標與成本要求面對日趨殘酷的通訊市場競爭,我們的產品開發面臨越來越大的壓力；時間、質量、成本是我們能否戰勝對手乃至生存的基本條件。對于高端產品,為了盡快將質量過硬的產品推向市場,適當的成本增加在所難免；而對于成熟產品或價格壓力較大的產品,我們必須盡量減少層數、降低加工難度,用性價比合適的產品參與市場競爭。對于消費類產品,如,電視、VCD、計算機的主板一般都使用6層以下的PCB板,而且會為了滿足大批量生產的要求、嚴格遵守有關工藝規范、犧牲部分性能指標。1.3電源層、地層、信號層的相對位置1.3.1Vcc、GND平面的阻抗以及電源、地之間的EMC環境問題〔此問題有待深入研究、以下列出現有部分觀點,僅供參考*電源、地平面存在自身的特性阻抗,電源平面的阻抗比地平面阻抗高；*為降低電源平面的阻抗,盡量將PCB的主電源平面與其對應的地平面相鄰排布并且盡量靠近,利用兩者的耦合電容,降低電源平面的阻抗；*電源地平面構成的平面電容與PCB上的退耦電容一起構成頻響曲線比較復雜的電源地電容,它的有效退耦頻帶比較寬,〔但存在諧振問題。1.3.2Vcc、GND作為參考平面,兩者的作用與區別電源、地平面均能用作參考平面,且有一定的屏蔽作用；但相對而言,電源平面具有較高的特性阻抗,與參考電平存在較大的電位勢差；從屏蔽的角度,地平面一般均作了接地處理,并作為基準電平參考點,其屏蔽效果遠遠優于電源平面；在選擇參考平面時,應優選地平面。1.3.3電源層、地層、信號層的相對位置對于電源、地的層數以及信號層數確定后,它們之間的相對排布位置是每一個EMC工程師都不能回避的話題；單板層的排布一般原則：元件面下面〔第二層為地平面,提供器件屏蔽層以及為頂層布線提供參考平面；b.所有信號層盡可能與地平面相鄰；c.盡量避免兩信號層直接相鄰；d.主電源盡可能與其對應地相鄰；e.兼顧層壓結構對稱。對于母板的層排布,鑒于我司現有母板很難控制平行長距離布線,對于板級工作頻率在50MHZ以上的〔50MHZ以下的情況可參照,適當放寬,建議排布原則：元件面、焊接面為完整的地平面〔屏蔽；b.無相鄰平行布線層；c.所有信號層盡可能與地平面相鄰；d.關鍵信號與地層相鄰,不跨分割區。注：具體PCB的層的設置時,要對以上原則進行靈活掌握,在領會以上原則的基礎上,根據實際單板的需求,如：是否需要一關鍵布線層、電源、地平面的分割情況等,確定層的排布,切忌生搬硬套,或摳住一點不放。鑒于篇幅有限,本文僅列出一般原則,供大家參考。以下為單板層的排布的具體探討：*四層板,優選方案1,可用方案3。方案1TOPGNDPOWERBOTTOM此方案為現行四層PCB的主選層設置方案,在元件面下有一地平面,關鍵信號優選布TOP層；至于層厚設置,有以下建議：滿足阻抗控制芯板〔GND到POWER不宜過厚,以降低電源、地平面的分布阻抗；保證電源平面的去藕效果；為了達到一定的屏蔽效果,有人試圖把電源、地平面放在TOP、BOTTOM層,即采用方案2：此方案為了達到想要的屏蔽效果,至少存在以下缺陷：*電源、地相距過遠,電源平面阻抗較大*電源、地平面由于元件焊盤等影響,極不完整*由于參考面不完整,信號阻抗不連續實際上,由于大量采用表貼器件,對于器件越來越密的情況下,本方案的電源、地幾乎無法作為完整的參考平面,預期的屏蔽效果很難實現；方案2使用范圍有限。但在個別單板中,方案2不失為最佳層設置方案。以下為方案2在XX產品的接口濾波板中的使用案例；案例〔特例：在XX產品的接口濾波板XXX的設計過程中,出現了以下情況：A,整板無電源平面,只有GND、PGND各占一個平面；B,整板走線簡單,但作為接口濾波板,布線的輻射必須關注；C,該板貼片元件較少,多數為插件。分析：1,由于該板無電源平面,電源平面阻抗問題也就不存在了；2,由于貼片元件少〔單面布局,若表層做平面層,內層走線,參考平面的完整性基本得到保證,而且第二層可鋪銅保證少量頂層走線的參考平面；3,作為接口濾波板,PCB布線的輻射必須關注,若內層走線,表層為GND、PGND,走線得到很好的屏蔽,傳輸線的輻射得到控制；鑒于以上原因,在本板的層的排布時,我們決定采用方案2,即：GND、S1、S2、PGND,由于表層仍有少量短走線,而底層則為完整的地平面,我們在S1布線層鋪銅,保證了表層走線的參考平面；在傳輸XX產品的五塊接口濾波板中,出于以上同樣的分析,設計人員吳均決定采用方案2,同樣不失為層的設置經典。列舉以上特例,就是要告訴大家,要領會層的排布原則,而非機械照搬。方案3：TOPGNDPOWERBOTTOM此方案同方案1類似,適用于主要器件在BOTTOM布局或關鍵信號底層布線的情況；一般情況下,限制使用此方案；六層板,優選方案3,可用方案1,備用方案2、4對于六層板,優先考慮方案3,優選布線層S2,其次S3、S1。主電源及其對應的地布在4、5層,層厚設置時,增大S2-P之間的間距,縮小P-G2之間的間距〔相應縮小G1-S2層之間的間距,以減小電源平面的阻抗,減少電源對S2的影響；在成本要求較高的時候,可采用方案1,優選布線層S1、S2,其次S3、S4,與方案1相比,方案2保證了電源、地平面相鄰,減少電源阻抗,但S1、S2、S3、S4全部裸露在外,只有S2才有較好的參考平面；對于局部、少量信號要求較高的場合,方案4比方案3更適合,它能提供極佳的布線層S2。對于單電源的情況下,方案2比方案1減少了相鄰布線層,增加了主電源與對應地相鄰,保證了所有信號層與地平面相鄰,代價是：犧牲一布線層；對于雙電源的情況,推薦采用方案3,方案3兼顧了無相鄰布線層、層壓結構對稱、主電源與地相鄰等優點,但S4應減少關鍵布線；方案4：無相鄰布線層、層壓結構對稱,但電源平面阻抗較高；應適當加大3-4、5-6,縮小2-3、6-7之間層間距；方案5：與方案4相比,保證了電源、地平面相鄰；但S2、S3相鄰,S4以P2作參考平面；對于底層關鍵布線較少以及S2、S3之間的線間竄擾能控制的情況下此方案可以考慮。*十層板：推薦方案2、3、可用方案1、4方案3：擴大3-4與7-8各自間距,縮小5-6間距,主電源及其對應地應置于6、7層；優選布線層S2、S3、S4,其次S1、S5；本方案適合信號布線要求相差不大的場合,兼顧了性能、成本；推薦大家使用；但需注意避免S2、S3之間平行、長距離布線；方案4：EMC效果極佳,但與方案3比,犧牲一布線層；在成本要求不高、EMC指標要求較高、且必須雙電源層的關鍵單板,建議采用此種方案；優選布線層S2、S3,對于單電源層的情況,首先考慮方案2,其次考慮方案1。方案1具有明顯的成本優勢,但相鄰布線過多,平行長線難以控制；以上方案中,方案2、4具有極好的EMC性能,方案1、3具有較佳的性價比；對于14層及以上層數的單板,由于其組合情況的多樣性,這里不再一一列舉。大家可按照以上排布原則,根據實際情況具體分析。以上層排布作為一般原則,僅供參考,具體設計過程中大家可根據需要的電源層數、布線層數、特殊布線要求信號的數量、比例以及電源、地的分割情況,結合以上排布原則靈活掌握；對于個別有爭議的內容我們盡可能提供相關的實驗數據、案例,給予界定,在此之前,建議大家優選推薦方案。2模塊劃分及特殊器件的布局談PCB的EMC設計,不能不談PCB的模塊劃分及關鍵器件的布局。這一方面是某些頻率發生器件、驅動器、電源模塊、濾波器件等在PCB上的相對位置和方向都會對電磁場的發射和接收產生巨大影響,另一方面以上布局的優劣將直接影響到布線的質量。2.1模塊劃分2.1.1按功能劃分各種電路模塊實現不同的功能,比如說時鐘電路；放大電路；驅動電路；A/D、D/A轉換電路；I/O電路、開關電源、濾波電路等等。一個完整的設計可能包含了其中多種功能的電路模塊。在進行PCB設計時,我們可依據信號流向,對整個電路進行模塊劃分。從而保證整個布局的合理性,達到整體布線路徑短,各個模塊互不交錯,減少模塊間互相干擾的可能性。2.1.2按頻率劃分按照信號的工作頻率和速率可以對電路模塊進行劃分：高、中、低漸次展開,互不交錯。按信號類型分按信號類型可以分為數字電路和模擬電路兩部分。為了降低數字電路對模擬電路的干擾,使他們能和平共處、達到兼容狀態,在PCB布局時需要給他們定義不同的區域,從空間上進行必要的隔離,減小相互之間的耦合。對于數、模轉換電路,如A/D、D/A轉換電路,應該布放在數字電路和模擬電路的交界處,器件布放的方向應以信號的流向為前提,使信號引線最短,并使模擬部分的管腳位于模擬地上方,數字部分的管腳位于數字地上方。綜合布局電路布局的一個原則,就是應該按照信號流向關系,盡可能做到使關鍵的高速信號走線最短,其次考慮電路板的整齊、美觀。時鐘信號應盡可能短,若時鐘走線無法縮短,則應在時鐘線的兩側加屏蔽地線。對于比較敏感的信號線,也應考慮屏蔽措施。時鐘電路具有較大的對外輻射,會對一些較敏感的電路,特別是模擬電路產生較大的影響,因此在電路布局時應讓時鐘電路遠離其他無關電路；為了防止時鐘信號的對外輻射,時鐘電路一般應遠離I/O電路和電纜連接器。低頻數字I/O電路和模擬I/O電路應靠近連接器布放,時鐘電路、高速電路和存儲器等器件常布放在電路板的最靠近里邊〔遠離拉手條的位置；中低速邏輯電路一般放在電路板的中間位置；如果有A/D、D/A電路,則一般放在電路板最中間的位置。下面是一些基本要點：1.區域分割,不同功能種類的電路應該位于不同的區域,如對數字電路、模擬電路、接口電路、時鐘、電源等進行分區。2.數、模轉換電路應布放在數字電路區域和模擬電路區域的交接處。3.時鐘電路、高速電路、存儲器電路應布放在電路板最靠近里邊〔遠離拉手條的位置；低頻I/O電路和模擬I/O電路應靠近HEAD頭布放。4.應該采用基于信號流的布局,使關鍵信號和高頻信號的連線最短,而不是首先考慮電路板的整齊、美觀。5.功率放大與控制驅動部分遠離屏蔽體的局部開孔,并盡快離開本板。6.晶振、晶體等就近對應的IC放置。7.基準電壓源〔模擬電壓信號輸入線、A/D變換參考電源要盡量遠離數字信號。2.2特殊器件的布局電源部分在分散供電的單板上都要一個或者多個DC/DC電源模塊,加上與之相關的電路,如濾波,防護等電路共同構成單板電源輸入部分。現代的開關電源是EMI產生的重要源頭,干擾頻帶可以達到300MHz以上,系統中多個單板都有自己獨立的電源,但干擾卻能通過背板或空間傳播到其他的單板上,而單板供電線路越長,產生的問題越大,所以電源部分必須安裝在單板電源入口處。如果存在大面積的電源部分,也要求統一放在單板一測。下面是一個比較好的放置方法,2.2.2時鐘部分時鐘往往是單板最大的干擾源,也是進行PCB設計時最需要特殊處理的地方。布局時一方面要使時鐘源離單板板邊〔尤其是拉手條距離盡量大,另一方面要使時鐘輸出到負載的走線盡量短。在布線部分中,我們提到對時鐘線要優先考慮布內層,并進行必要的匹配、屏蔽等處理。2.2.3電感線圈線圈〔包括繼電器是最有效的接受和發射磁場的器件〔在繼電器選型時應盡量考慮采用固態繼電器。建議線圈放置在離EMI源盡量遠的地方,這些發射源可能是開關電源、時鐘輸出、總線驅動等。線圈下方PCB板上不能有高速走線或敏感的控制線,如果不能避免,就一定要考慮線圈的方向問題,要使場強方向和線圈的平面平行,保證穿過線圈的磁力線最少。總線驅動部分隨著系統容量越來越大,總線速率越來越高,總線驅動能力要求也越來越高,而總線數量同時大量增加,而總線匹配難以做到十分完美,所以一般總線驅動器〔如16244附近的輻射場強很高,在部分單板的測量過程中,我們總線驅動部分是時鐘之外的另一主要EMI源。在布局上,要求總線驅動部分離單板拉手條的距離盡量遠,減小對系統外的輻射,同時要求驅動后信號到宿的距離盡量靠近。如下圖：必要的時候可以考慮在大量的總線驅動部分加局部屏蔽體。2.2.5濾波器件濾波措施是必不可少也是最常用的對策手段,原理設計中經常是注意到了很多的濾波措施,比如去耦電容、三端電容、磁珠,電源濾波,接口濾波等,但在進行PCB設計時,如果濾波器件的位置放置不當,那么濾波效果將大打折扣,甚至起不到濾波作用。濾波器件安裝的一般考慮是就近原則。例如：去耦電容要盡量靠近IC的電源管腳；電源濾波要盡量靠近電源輸入或電源輸出；局部功能模塊的濾波要靠近模塊的入口；對外接口的濾波〔如磁珠等要盡量靠近接插件等。下面的圖給一個直觀的范例：3濾波3.1概述在PCB設計中,濾波既包括專門的信號濾波器的設計,也包括大量電源濾波電容的使用。濾波是必不可少的：一方面,通過其它方式并不能完全抑制進出設備的傳導噪聲,當電氣信號進出設備時,必須進行有效地濾波；另一方面,集成芯片的輸出狀態的變化或其它原因會使芯片供電電源上產生一定的噪聲,并影響該芯片本身或其它芯片的正常工作。3.2濾波器件常用的濾波器件有很多種,包括電阻、電感、電容、鐵氧體磁珠等。電阻電阻不能單獨用來做濾波的用途,它一般與電容結合起來組成RC濾波網絡使用。電感電感的高、低頻特性如圖4所示。由于引線電阻〔ESR和寄生電容的存在,使電感存在一個自諧振頻率fc,電感在低于fc的頻率范圍內表現為電感的特性,但在高于fc的頻率范圍內,則表現為電容的特性。這是在計算濾波器的插入損耗時需要尤其注意的地方。電容電容是在濾波電路中最為常用的器件。關于電容在后文中有詳細地描述。鐵氧體磁珠鐵氧體磁珠也是濾波常用的器件。用于電磁噪聲抑制的鐵氧體是一種磁性材料,由鐵、鎳、鋅氧化物混合而成,具有很高的電阻率,較高的磁導率〔約為100~1500。鐵氧體磁珠串接在信號或電源通路上,用于抑制差模噪聲。當電流流過鐵氧體時,低頻電流可以幾乎無衰減地流過,但高頻電流卻會受到很大的損耗,轉變成熱量散發。鐵氧體磁珠可以等效為電阻與電感的串聯,但電阻值與電感值都是隨頻率而變化的。鐵氧體磁珠與普通的電感相比具有更好的高頻濾波特性。鐵氧體在高頻時呈現電阻性,相當于品質因數很低的電感器,所以能在相當寬的頻率范圍內保持較高的阻抗,從而提高高頻濾波效能。3.2.5共模電感共模電感插入傳輸導線對中,可以同時抑制每根導線對地的共模高頻噪聲。通常的做法是把兩個相同的線圈繞在同一個鐵氧體環上,鐵氧體磁損較小,繞制的方法使得兩線圈在流過共模電流時磁環中的磁通相互疊加,從而具有相當大的電感量,對共模電流起到抑制作用,而當兩線圈流過差模電流時,磁環中的磁通相互抵消,幾乎沒有電感量,所以差模電流可以無衰減地通過。3.3濾波電路3.3.1濾波電路的形式在EMC設計中,濾波的作用基本上是衰減高頻噪聲,所以濾波器通常都設計為低通濾波器。3.3.2濾波電路的布局與布線濾波電路在布局布線時必須嚴格注意。濾波電路的地應該是一個低阻抗的地,同時不同的功能電路之間不能存在共地阻抗；濾波電路的輸入輸出不能相互交叉走線,應該加以隔離；在濾波電路的設計中,同時應該注意使信號路徑盡量短、盡量簡潔；盡量減小濾波電容的等效串聯電感和等效串聯電阻；接口濾波電路應該盡量靠近接插件。3.4電容在PCB的EMC設計中的應用濾波電容的種類電容在PCB的EMC設計中是使用最為廣泛的器件。電容按功能的不同可以分為三種：去耦〔Decouple：打破系統或電路的端口之間的耦合,以保證正常的操作。旁路〔Bypass：在瞬態能量產生的地方為其提供一個到地的低阻抗通路。是良好退耦的必備條件之一。儲能〔Bulk：儲能電容可以保證在負載快速變到最重時電壓不會下跌。電容自諧振問題我們用來濾波的電容器并不是理想的電容器,在系統中實際表現為理想電容與電感和電阻的串聯。ESR對并聯電容幅頻特性的影響阻抗的峰值與電容器的ESR的值成反比,隨著單板設計水平與器件性能的提高,并聯電容的阻抗的峰值將會隨著ESR的減小而增加,并聯諧振峰值的形狀與位置取決于PCB板的設計與電容的選擇。有幾條原則應該了解：1、隨著ESR的減小,諧振點的阻抗會減小,但反諧振點的阻抗會增大；2、n個相同電容并聯使用時,最小阻抗可能小于ESR/n；3、多個電容并聯時,阻抗并不一定發生在電容的諧振點；4、對于給定數量的電容器,比較好的選擇是電容值在一個較大的范圍內均勻展開,各個電容值的ESR適中；比較差的選擇是僅有少量的電容值,而且電容的ESR都非常小。ESL對并聯電容幅頻特性的影響電容封裝和結構不同,ESL也不同。電容的ESL與電容值一起決定電容器的諧振點與并聯電容器的反諧振點的頻率范圍。在實際的設計中,應該盡量選用ESL小的電容器。電容器的選擇對于RF設計而言,陶瓷電容器、聚酯纖維電容器和聚苯乙烯薄膜電容器都是很好的選擇。對于EMI濾波器來講,對電容器的介質材料要求并不高,常見的X7R、Y5V和Z5U等松散介質都是不錯的選擇；通常絕對的電容值、電容器的溫度系數、電壓變化系數等并不重要。去耦電容與旁路電容的設計建議1、以供應商提供的產品資料上的自諧振特性為基礎選擇電容,使之符合設計的時鐘速率與噪聲頻率的需要。2、在所需要的頻率范圍內加盡可能多的電容。3、在盡可能靠近IC每個電源管腳的地方,至少放一個去耦電容器,以減小寄生阻抗。4、旁路電容與IC盡可能放在同一個PCB平面上。5、對于多時鐘系統可以將電源平面作分割,對每一個部分使用一種正確容值的電容器,被狹縫分隔的電源平面將一部分的噪聲與其他部分的敏感器件分隔開來,同時提供了電容值的分離；6、對于時鐘頻率在一個較寬的范圍內變化的系統,旁路電容的選擇甚為困難。一個較好的解決方法是將兩個容值上接近2：1的電容并聯放置,這樣做可以提供一個較寬的低阻抗區,和一個較寬的旁路頻率。儲能電容的設計儲能電容可以保證在負載快速變到最重時供電電壓不會下跌。儲能電容可分為板極儲能電容、器件級儲能電容兩種：A,板極儲能電容：保證負載快速變到最重時,單板各處供電電壓不會下跌。在高頻、高速單板〔以及條件允許的背板,建議均勻排布一定數量的較大容值的鉭電容〔1uf、10uf、22uf、33uf,以保證單板同一電壓的值保持一致。B,器件級儲能電容：保證負載快速變到最重時,器件周圍各處供電電壓不會下跌。對于工作頻率、速率較高、功耗較大的器件,建議在其周圍排放1—4個較大容值的鉭電容〔1uf、10uf、22uf、33uf,以保證器件快速變換時其工作電壓保持不變。儲能電容的設計應該與去耦電容的設計區別開來。有以下設計建議：1、當單板上具有多種供電電壓時,對一種供電電壓儲能電容仍然只選用一種容值的電容器,一般選用表貼封裝的Tantalum電容〔鉭電容,可以根據需要選擇10uf、22uf、33uf等；2、不同供電電壓的芯片構成一個群落,儲能電容在這個群落內均勻分布。4地的分割與匯接接地是抑制電磁干擾、提高電子設備EMC性能的重要手段之一。正確的接地既能提高產品抑制電磁干擾的能力,又能減少產品對外的EMI發射。4.1接地的含義電子設備的"地"通常有兩種含義：一種是"大地"〔安全地,另一種是"系統基準地"〔信號地。接地就是指在系統與某個電位基準面之間建立低阻的導電通路。"接大地"就是以地球的電位為基準,并以大地作為零電位,把電子設備的金屬外殼、電路基準點與大地相連接。把接地平面與大地連接,往往是出于以下考慮：A,提高設備電路系統工作的穩定性；B,靜電泄放；C,為操作人員提供安全保障。在交換、接入網等產品中,一般單板的拉手條都通過拉手條的定位孔與保護地連接,以便靜電瀉放。在做PON16的ESD實驗。由于DMU的拉手條沒有接PGND〔本應金屬化處理的定位孔被誤設計成非金屬化孔,致使該板的拉手條并未接到保護地上。故在機殼<局端或者遠端>的后面板進行靜電試驗<接觸放電和空氣放電>時,容易引起復位。更改焊盤設計,拉手條接PGND后,復位問題解決,ESD測試通過。4.2接地的目的A,安全考慮,即保護接地；B,為信號電壓提供一個穩定的零電位參考點〔信號地或系統地；C,屏蔽接地。4.3基本的接地方式電子設備中有三種基本的接地方式：單點接地、多點接地、浮地。單點接地單點接地是整個系統中,只有一個物理點被定義為接地參考點,其他各個需要接地的點都連接到這一點上。單點接地適用于頻率較低的電路中〔1MHZ以下。若系統的工作頻率很高,以致工作波長與系統接地引線的長度可比擬時,單點接地方式就有問題了。當地線的長度接近于1/4波長時,它就象一根終端短路的傳輸線,地線的電流、電壓呈駐波分布,地線變成了輻射天線,而不能起到"地"的作用。為了減少接地阻抗,避免輻射,地線的長度應小于1/20波長。在電源電路的處理上,一般可以考慮單點接地。對于我司大量采用的數字電路,由于其含有豐富的高次諧波,一般不建議采用單點接地方式。多點接地多點接地是指設備中各個接地點都直接接到距它最近的地平面上,使接地引線的長度最短。多點接地電路結構簡單,接地線上可能出現的高頻駐波現象顯著減少,適用于工作頻率較高的〔>10MHZ場合。但多點接地可能會導致設備內部形成許多接地環路,從而降低設備對外界電磁場的抵御能力。在多點接地的情況下,要注意地環路問題,尤其是不同的模塊、設備之間組網時。地線回路導致的電磁干擾：理想地線應是一個零電位、零阻抗的物理實體。但實際的地線本身既有電阻分量又有電抗分量,當有電流通過該地線時,就要產生電壓降。地線會與其他連線〔信號、電源線等構成回路,當時變電磁場耦合到該回路時,就在地回路中產生感應電動勢,并由地回路耦合到負載,構成潛在的EMI威脅。浮地浮地是指設備地線系統在電氣上與大地絕緣的一種接地方式。由于浮地自身的一些弱點,不太適合于我司一般的大系統中,其接地方式很少采用,在此不作詳細介紹。以上各種方式組成的混合接地方式4.4關于接地方式的一般選取原則：對于給定的設備或系統,在所關心的最高頻率〔對應波長為入上,當傳輸線的長度L〉入,則視為高頻電路,反之,則視為低頻電路。根據經驗法則,對于多點接地是指設備中各個接地點都直接接到距它最近的地平面上,使接地引線的長度最短。多點接地電路結構簡單,接地線上可能出現的高頻駐波現象顯著減少,適用于工作頻率較高的〔>10MHZ場合。但多點接地可能會導致設備內部形成許多接地環路,從而降低設備對外界電磁場的抵御能力。在多點接地的情況下,要注意地環路問題,尤其是不同的模塊、設備之間組網時。地線回路導致的電磁干擾：理想地線應是一個零電位、零阻抗的物理實體。但實際的地線本身既有電阻分量又有電抗分量,當有電流通過該地線時,就要產生電壓降。地線會與其他連線〔信號、電源線等構成回路,當時變電磁場耦合到該回路時,就在地回路中產生感應電動勢,并由地回路耦合到負載,構成潛在的EMI威脅。浮地浮地是指設備地線系統在電氣上與大地絕緣的一種接地方式。由于浮地自身的一些弱點,不太適合于我司一般的大系統中,其接地方式很少采用,在此不作詳細介紹。以上各種方式組成的混合接地方式4.4關于接地方式的一般選取原則：對于給定的設備或系統,在所關心的最高頻率〔對應波長為入上,當傳輸線的長度L〉入,則視為高頻電路,反之,則視為低頻電路。根據經驗法則,對于接對應的地。在電源、地的分割方面要注意切斷EMI通過參考平面從初級竄到次級的途徑,尤其是在濾波器、共模線圈、磁珠等器件的分割處理上。第二部分布線1傳輸線模型及反射、串擾1.1概述：在高速數字電路PCB設計中,當布線長度大于20分之一波長或信號延時超過6分之一信號上升沿時,PCB布線可被視為傳輸線。傳輸線有兩種類型:微帶線和帶狀線。與EMC設計有關的傳輸線特性包括：特征阻抗、傳輸延遲、固有電容和固有電感。反射與串擾會影響信號質量,同時從EMC的角度考慮,也是EMI的主要來源。1.2傳輸線模型關于傳輸線的分布參數模型在CAD室《信號質量控制流程》等資料中已有詳盡介紹,此處從略。1.3傳輸線的種類微帶線〔microstrip定義：與參考平面相鄰的表層布線。帶狀線〔Stripline定義：在兩參考平面之間的PCB布線傳輸過程中的任何不均勻<如阻抗變化、直角拐角>都會引起信號的反射,反射的結果對模擬信號〔正弦波是形成駐波,對數字信號則表現為上升沿、下降沿的振鈴和過沖。這種過沖一方面形成強烈的電磁干擾,另一方面對后級輸入電路的保護二極管造成損傷甚至失效。一般而言,過沖超過0.7V就應采取措施。在下面的圖中,信號源阻抗、負載阻抗是造成信號來回反射的原因。由于反射而在信號的上升沿和下降沿引起上沖、下沖和振鈴,這些過沖和振鈴不僅影響信號的完整性,而且是主要的EMI發射源。1.5串擾由于在相鄰PCB布線之間存在寄生電容CSV,高頻信號會通過CSV引起互相干擾,在一路有脈沖信號通過時,另一路上在脈沖的上升沿和下降沿位置有干擾脈沖出現,這就是PCB布線間的串擾。串擾一方面影響信號質量,同時串擾脈沖也是EMI的主要發射源。影響傳輸線間串擾的因數有：耦合長度L、源端、負載端的輸入、輸出阻抗,介電常數,傳輸線的寬度W、厚度T,與參考平面的高度H〔換個角度：分布電容CSV、寄生電容Cti、耦合電感L2優選布線層對于時鐘、高頻、高速、小、弱信號而言,選擇合適的布線層相當重要,對于那些高速總線,其布線層的選擇一樣不能忽視；1.3.3嵌入式微帶線1.4傳輸線的反射讓我們先對表層與內層的走線〔即微帶線與帶狀線進行一些比較2.1表層與內層走線的比較注：微帶線和帶狀線已在上一章中介紹過,為方便閱讀,此處再次附上。微帶線〔Microstrip定義：與參考平面相鄰的表層布線。微帶線與帶狀線的比較微帶線與帶狀線的比較：1,微帶線的傳輸延時比帶狀線低〔38.1<ps/inch>；2,在給定特征阻抗的情況下,微帶線的固有電容比帶狀線小；3,微帶線位于表層,直接對外輻射；帶狀線位于內層,有參考平面屏蔽；4,微帶線可視,便于調試；帶狀線不可視,調試不便；考慮到參考平面的屏蔽作用,現有測試數據表明微帶線的輻射比帶狀線大20DB左右。我們知道,EMI的對外傳播途徑主要有傳導和輻射兩種；對于傳輸線而言,這兩種途徑也同樣存在；對于帶狀線,由于其夾在兩平面之間,其輻射途徑得到較好的控制,其主要對外傳播途徑為傳導,即我們需要重點考慮的是其供電過程中的電源、地的紋波以及與相鄰走線之間的竄擾。而對于微帶線,除具有帶狀線的傳導途徑外,其自身對外的輻射對我們的EMC指標至關重要；當然,并非所有表層的走線的輻射都值得我們關注,在稍后特殊信號的處理一章里,我們對主要輻射信號的種類將加以探討；從EMC的角度,我們需要對以下兩種布線加以關注：1,強輻射信號線〔高頻、高速,尤以時鐘線為甚,對外輻射；2,小、弱信號以及對外界干擾非常敏感的復位等信號,易受干擾；對于這兩類線,我們必須給予充分的關注,在情況允許的前提下,建議考慮內層布線；并擴大他們與其他布線的間距,甚至加屏蔽地線進行隔離；〔至于有那些布線需要我們特殊關注,在特殊信號處理一章,我們會有較深入的探討。注：一般而言,器件自身的輻射指標因素在器件設計過程中已考慮,我們假定器件自身已滿足輻射指標〔特殊器件會有其對應的屏蔽等解決措施,這里,我們主要考慮的是傳輸線的對外輻射。對比Simense、Motorola的同類PCB板,我們可發現其表層很少布線,埋盲孔的使用,保證了參考平面的完整性,也為表層的屏蔽效果提供了保證；而我司目前出于成本的考慮以及尚未對單板的EMI輻射引起足夠的重視,因而表層布線相當普遍,甚至超過內層的布線密度。鑒于我司現有的PCB設計周期,普通CAD工程師很難對單板的信號有個全面的了解。從交換產品巴西項目的EMC測試情況來看,一些頻率、速率并不高的時鐘等信號線,其對外輻射指標遠遠超過其他信號線的輻射,從EMC的角度,建議關鍵信號〔尤其是時鐘信號,具體種類后文有說明優先考慮內層布線,其他信號〔尤其對其輻射情況不明了的信號盡可能考慮內層布線；整板輻射基線較高的PCB板,應考慮采用表層屏蔽或單板加屏蔽罩等處理方式。2.2布線層的優先級別A,優先考慮內層；B,優先考慮無相鄰布線層的層,或雖有相鄰布線層,但相鄰布線層對應區域下無走線；C,內層布線優先級別,L>L>L；<即優選地作參考平面>D,確保關鍵走線未跨分割區的布線層；PCB的設計需要綜合考慮功能實現、成本、EMC、工藝、美觀等多種因素,在優選布線層上,沒有一成不變的原則。以上建議作為一般指導原則,僅供大家在進行PCB設計時參考。CAD工程師的價值也就在于在多種因素中,折衷考慮,找到最佳解決途徑。例如：在布局部分第一章關于十層板有如下層排布方案：在方案1里,由于S2、S3均在內層,且夾在兩地平面之間,在布關鍵信號時,我們首先考慮S2、S3,并保證層間無平行長線〔關鍵網絡；S4、S5與S2、S3基本相同,但夾在電源、地平面之間,根據我們現有掌握的情況,電源、地平面之間的EMC環境差于兩地平面之間的EMC環境,因而S4、S5的優先級別低于S2、S3,由于S5以阻抗較低的G3作參考平面,其優先級別略高于S4；S1、S6同為表層布線,一般而言,表層〔TOP由于器件PIN密度高于底層〔BOTTOM,兩者之間,我們優先考慮S6；即,方案一的布線優先級別為：S2=S3>S5>S4>S6>S1;注：以上未考慮到電源、地平面的分割情況,實際情況因分割因素可能有所出入。同樣分析,方案2的布線優先級別：S2=S3>S4>S5>S1;方案3的布線優先級別：S2=S3=S4>S5>S1;方案4的布線優先級別：S2=S3=S4>S1;3阻抗控制3.1特征阻抗的物理意義輸入阻抗：在集總電路中,輸入阻抗是經常使用的一個術語,它的物理意義是：從單口網絡看進去的電壓和電流的比值。輸入阻抗:Zin=U/i。特征阻抗對于PCB來說每一段走線都有特定的阻抗值,走線電感是引起PCB上射頻輻射的重要因素之一。甚至于從芯片硅芯到安裝焊盤之間的引線電感也會引起可觀的射頻電勢,尤其是電路板上的細長走線會有較大的引線電感。通常如果有射頻電壓加在一段阻抗上就會有相應的射頻電流流過,就會引發電磁干擾。隨著信號傳輸速率越來越高,PCB走線已經表現出傳輸線的性質,在集總電路中視為短路線的連線上在同一時刻的不同位置的電流電壓已經不同,所以不能用集總參數來表示,必須采用分布參數來處理。偶模阻抗、奇模阻抗、差分阻抗當兩根傳輸線比較靠近時他們之間會存在耦合,耦合會使傳輸線的特征阻抗發生改變,引出一個有效特征阻抗的概念。我們首先從感性上進行存在耦合時研究有效特征阻抗的計算方法。3.2生產工藝對對阻抗控制的影響生產工藝對阻抗的影響很大,首先理論上講,通過連續的調節介質的厚度可以得到連續變化的阻抗控制,但這在PCB生產廠家是難以達到的,因為目前國內的生產廠家一般采用層壓成板的生產方式,所以各層的介質厚度分為很多的規格,而不是連續變化的。目前,絕大多數PCB生產廠家的PCB采用兩種介質：芯材和半固化片,芯材和半固化片的交替疊加構成PCB板.芯材是兩面附有銅箔的介質,即一個簡單的雙面板。芯材有以下10幾種規格：0.1mm、0.2mm、0.3mm、0.4mm、0.5mm、0.6mm、0.7mm、0.8mm、0.9mm、1.0mm、1.2mm、1.5mm、1.6mm、2.0mm、2.4mm。注意：在進行阻抗控制的時候,一定要考慮到芯材的厚度中是否包含了銅箔的厚度。半固化片有1080、2116、7628等三種規格,應至少選擇兩片以上的半固化片進行組合。由于半固化片在層壓期間,會出現流稀的現象,使得介質的厚度變薄。應當注意計算阻抗時對于走線層銅箔層壓時會嵌入介質中,平面層不受影響。由以上阻抗的物理意義可以看到,阻抗是由PCB走線的自感、自容以及互感、互容決定的,而這些PCB的寄生參數又與板材和PCB生產廠家的加工工藝密切相關。所以生產廠家的加工工藝直接影響著阻抗的控制精度。按照理論分析,同一條PCB走線上的阻抗應該是一致的,但由于線的各處線寬、介質厚度受加工工藝的影響存在偏差,從而使得線各點的阻抗不一致。微帶線相對于帶狀線來說,更易于向外輻射與受到干擾,因此對于關鍵信號線如時鐘、低位地址等周期性較強的信號線應走帶狀線的形式,并且保持阻抗的連續性。3.3差分阻抗控制我們平時所說的差分阻抗是奇模阻抗的兩倍。現在研究差分線之間的間距對差分阻抗的影響。總的來說,隨著差分線之間距離的增大,差分線之間的耦合逐漸變弱,對共模干擾的抑制作用會減弱,阻抗變化的程度和信號線到地平面之間的距離有很大關系。現在研究以下三種介質厚度下,差分阻抗隨信號間距的變化趨勢。當介質厚度為5mil時的差分阻抗隨差分線間距的變化趨勢信號線到地平面之間的距離較小時PCB走線的大部分磁力線通過地板進行耦合,所以兩個信號線之間的耦合相對較弱,信號線之間的間距對奇模阻抗的影響較弱。當介質厚度為13mil時的差分阻抗隨差分線間距的變化趨勢信號線到地平面之間的距離增大,兩個信號線之間的耦合成分逐漸增大,已經和地之間的耦合相比擬,所以信號線之間的間距的變化對奇模阻抗的影響相對較強。當介質厚度為25mil時的差分阻抗隨差分線間距的變化趨勢信號線到地平面之間的距離增大到25mil時,差分線之間的耦合對整個磁力線的分布已經起者決定性的作用,盡管兩個信號線之間的間距增大到30mil,接近線寬的4倍,但由于兩線之間的耦合還是使阻抗減小了10個歐姆。所以當信號到地板的距離較大時,一定要重視差分線之間耦合成分。在信號線離地較遠時,差分信號對共模干擾有較強的抑制作用并且降低了信號的共模輻射程度。對于高速信號線,盡量選用差分信號,可以有效減小EMI影響。3.4屏蔽地線對阻抗的影響在實際的設計中,經常在關鍵的信號線兩邊各加一條地線〔guardline>。目的在于為關鍵信號提供一個低電感的地回路,從而減少相鄰線之間的串擾與傳導、輻射的影響。但增加了地線的同時,也改變了信號的電磁場分布,降低了信號線的阻抗。地線與信號線之間的間距對信號線阻抗的影響屏蔽地線線寬對阻抗的影響A、屏蔽地線的線寬對信號的阻抗影響不是單調的,且對信號的影響較弱。隨著屏蔽地線線寬從4mil變化到無窮大,相應的阻抗變化只是在一個歐姆內擺動。所以在進行PCB設計時,為了節省布線空間,可以用較細的地線作為屏蔽。B、當地線到信號的間距為6mil時,單線阻抗降低4個歐姆左右,差分阻抗降低5個歐姆左右。當地線到信號的距離為12mil時,單線阻抗降低1個歐姆左右,差分阻抗也降低一個歐姆左右。對于關鍵信號線與接口信號,可考慮用包地線屏蔽。3.5阻抗控制案例某產品單板阻抗控制：板結構如下：單板為十二層板,六層走線。地層為GND1,GND2,GND3。電源層為VCC1,VCC2和VCC3。其中VCC1層為+5V電源層,VCC2層為+3.3V電源層,VCC3層為1.5V電源層。從圖中可看出,內層傳輸線阻抗為35歐,頂層阻抗為49歐,內外層阻抗不連續.在這種層次結構下,SD535到GTL16923B口的數據線很難匹配,造成臺階與過沖現象,且此現象不可能通過匹配來消除。改板后的單板結構：將原來單板的兩層平面夾一層信號的結構改為兩層平面夾兩層信號的結構.這樣內外層的阻抗基本一致,且可消除SD535到GTL1655間數據線的臺階與過沖現象.這種結構的缺點為:存在相鄰層信號間的串擾;.對于相鄰層信號間的串擾可通過在相鄰層走線垂直,限制并行走線長度來減小串擾.PCB的板厚為2.2mm±10%。PCB板上線寬基本為8mil,時鐘為10mil。線距為7mil。各層傳輸線的阻抗控制為：頂層與底層的阻抗：8mil線寬時為50Ω

±10%,10mil線寬時為45Ω

±10%。內層阻抗：7mil線寬時為49Ω

±10%,8mil線寬時為46Ω

±10%,10mil線寬時為41Ω

±10%。4特殊信號的處理在PCB的EMC設計考慮中,主要是圍繞一些為數不多的特殊信號的處理上。從信號與外界的關系來分,可分為強信號與小弱信號；從信號的種類來分,需要關注的有時鐘、總線、I/O、復位、接口、電源、地等。5過孔5.1過孔模型從過去設計的一些PCB板效果來看,過孔對于低頻,低速信號的影響是很小的,但是近來,隨著時鐘速度的提高,器件的上升時間及時序問題已經成為了PCB設計中的關鍵問題。過孔在PCB傳輸線中的影響也就成為了討論的熱點話題。過孔的數學模型過孔與一般的傳輸線一樣,也可以看作是電容、電感、電阻組成的參數模型,可以用場提取工具<如ANSOFT提取過孔模型,或者可用TDR測試方法來測試。對過孔模型的影響因素影響過孔參數的因素主要有：過孔直徑、板厚、過孔焊盤大小。另外,不同的層設置、過孔在何處換層、平面層的影響等也是影響因素。5.2過孔對信號傳導與輻射發射影響過孔對阻抗控制的影響注意使用需在PCB上鉆孔的器件或在PCB上打過孔都會引起鏡像平面的非連續性,會破壞號的最佳回流途徑。對于需在不同層之間打過孔走線的微帶線或者帶狀線而言,在它們周邊都有固定的射頻回流路線,都易受干擾,最容易提高抗干擾性能的辦法是不要在不同層之間打過孔布線,只在同一層走線最好,確保在微帶線與地平面的任何位置上不要有任何原因造成的阻抗非連續性,如果一條敏感信號線非得打過孔不可得話,那么就要在這個信號過孔附近打上地屬性的過孔來減小非連續性。設想一下對于四層以上的布線,有一層完整的地,一層完整的電源層,以及其它布線層,為了在布線時能夠確保良好的信號回流,地層應擔負起回流主通道的任務,若有敏感信號必需打過孔而要走到其它非地層的相鄰層,那么就需對此信號線做包地處理,所包的地線應該與信號線平行,盡量靠近。已知的過孔的負面影響大致可分為以下幾類：1、過孔是固有電容,因此改變了PCB走線的特征阻抗。2、過孔對于走線的特征阻抗起到了一個跳變作用,因此會導致反射,過孔導致了走線上6~7歐姆的瞬態的阻抗不連續,它導致了大約0.055的負反射系數〔50歐姆左右走線特性阻抗,近似為5%。3、當走線從一層換到另外一層時,參考平面會發生改變,而且走線的回流路徑也產生了變化。走線的特征阻抗也可能會發生很大的變化,4、如果一層的走線從本層走到相同參考平面的另一層,過孔的影響較小,否則當換層后的參考平面發生變化后,傳輸線的特征阻抗將可能會發生很大的變化。可惜的是,很少有專門的在保證其它參數不變的條件下,研究過過孔在PCB布線中的影響,這是由以下幾個資源限制〔至少是部分原因所造成的：A、需要設計一塊測試PCB板B、需要加工C、需要一套好的測試儀,并且研究者應能熟練使用它。過孔數量對信號質量的影響過孔數量對信號的影響還需要驗證。實際上,每一個過孔〔甚至走線本身都有一點高頻損失。由TDR測試結果,過孔確實有容性的效果,會導致信號高次諧波的衰減,表現為信號上升時間會減緩。但是就一個過孔來說,其導致的影響和整個走線產生的衰耗相比,過孔所引起衰減是微不足道的。對于設計者使用上升時間范圍在0.5ns到1.0ns〔500ps到1000ps的元器件〔或者更快速來說,一個過孔所引起的幾十ps的邊沿變緩相對來說是沒什么影響的,對于甚高速設計,多個過孔的影響應該考慮,應盡量減少過孔數量。過孔還會引起信號傳輸時間變長,一般一個過孔影響大約幾百ps的走線延時。對于背板上長的走線來講,一個過孔的影響也是可以忽略的。對PCB設計過程中關于過孔的建議：1,盡量減少過孔數量；2,布線換層時,優選阻抗連續的平面進行切換；3,對于低于1GHZ的信號,優先考慮內層布線,減小輻射影響,而非避免過孔。6跨分割區及開槽的處理6.1開槽的產生開槽是PCB設計中的一種常見的結構。我們常說的"跨分割區問題"事實上也是一種開槽問題。開槽的產生可以歸納為以下兩種情況。對電源/地平面分割造成的開槽當PCB板上存在多種不同的電源或地的時候,一般不可能為每一種電源網絡和地網絡分配一個完整的平面,常用的做法是在一個或多個平面上進行電源分割或地分割。同一平面上的不同分割之間就形成了開槽。通孔過于密集形成開槽通孔包括焊盤和過孔。通孔穿過地層或電源層而與之沒有電氣連接時,需要在通孔周圍留一些空間〔即隔離環以便進行電氣隔離；但當通孔之間的距離靠得太近時,隔離環就會重疊起來,形成開槽。這也被稱為熱焊盤問題。當連接器穿過電源或地層時,為了完成有效的電氣隔離或安全隔離,連接器的針與電源或地平面必須有隔離環進行隔離；當隔離環的半徑大于1mm〔插針間的間距的一半時,就會形成開槽。6.2開槽對PCB板EMC性能的影響開槽對PCB板的EMC性能會造成一定的影響。這種影響可能是消極的,也可能是積極的。高速信號與低速信號的面電流分布在低速的情況下,電流沿電阻最低的路徑流動。圖2所示的是低速電流從A流向B時,其回流信號從地平面返回源端的情形。此時,面電流分布較寬。在高速的情況下,信號回流路徑上的電感的作用將超過電阻的作用。高速回流信號將沿阻抗最低的路徑流動。分地"的概念當PCB板上存在不相容電路時,需要進行"分地"的處理,即根據不同的電源電壓、數字和模擬信號、高速和低速信號、大電流和小電流信號來分別設置地線。從前面給出的高速信號與低速信號回流的分布可以很容易地理解分地的作用：分地,可以防止不相容電路的回流信號的疊加,防止共地線阻抗耦合。需要注意兩點：其一,分地的概念與下面將要討論的"信號跨越電源平面或地平面上的開槽的問題"是不同的,分地只是根據不同種類的信號分別設置地線〔或平面；其二,分地并不是將各種地完全隔離,沒有任何電氣連接,分地后的各種地還會在適當的位置連接起來,保證整個地層的電連續性。信號跨越電源平面或地平面上的開槽的問題不論高速信號還是低速信號,都不應該跨分割走線。跨分割走線會帶來很多嚴重的問題,包括：*增大電流環路面積,加大了環路電感,使輸出的波形容易振蕩；*增加向空間的輻射干擾,同時易受空間磁場的影響；*加大與板上其它電路產生磁場耦合的可能性；*環路電感上的高頻壓降構成共模輻射源,并通過外接電纜產生共模輻射。對于需要嚴格的阻抗控制、按帶狀線模型走線的高速信號線而言,還會因為上平面或下平面或上下平面的開槽破壞帶狀線模型,造成阻抗的不連續,引起嚴重的信號完整性問題。6.3對開槽的處理對開槽的處理應該遵循以下原則。需要嚴格的阻抗控制的高速信號線,其軌線嚴禁跨分割走線跨分割走線會造成阻抗不連續,引起嚴重的信號完整性問題。當PCB板上存在不相容電路時,應該進行分地的處理分地不應該造成高速信號線的跨分割走線,也盡量不要造成低速信號線的跨分割走線。當跨開槽走線不可避免時,應該進行橋接當信號線不能避免跨開槽走線的情形時,應該進行有效的橋接,在沿信號路徑的方向將地平面連接起來。接插件〔對外不應放置在地層隔逢上高密度接插件的處理高密度接插件〔如目前廣泛使用的2mm連接器在穿過電源和地平面時,如果隔離環的半徑過大,就會形成開槽。在進行PCB設計時,除非有特別的要求〔如個別信號有嚴格的安全距離的要求,一般應該保證地網絡環繞每一個引腳,也可以在進行引腳排布時均勻地安排地網絡,保證地平面的連續性,防止開槽的產生。跨"靜地"分割的處理對于通過電纜出到子架或機柜外的I/O信號,在進行屏蔽和濾波時,要求具有一塊"干凈"的、沒有被內部噪聲污染的地。沒有這一塊"靜地",對高頻信號的濾波幾乎沒有作用。"靜地"可以是金屬機架或保護地。"靜地"并不連接到單板內部的邏輯地上。對于差分信號線,跨"靜地"走線可以有效地抑制共模噪聲,不需要做任何處理；對于普通信號線,必須提供信號的回流路徑,在PCB布線時,應該將由接口器件引出的GND網絡當作普通信號線來處理。在DMU的設計過程中,初始版本的復位信號跨了PGND、GND之間的分割區,在進行ESD測試時,一旦對機殼〔拉手條進行放電,即出現反復復位。后在改板過程中,修正了地線分割,避免了復位信號跨分割區問題。再次做ESD測試時,順利通過,電壓打6000V時,復位電路依然正常工作。7信號質量與EMC目前,我司在信號完整性分析方面取得較大進展,為硬件開發提供了有力的技術支持。信號質量控制〔信號完整性分析引起了硬件工程師的關注。對于EMC,雖然也時有耳聞,但相當部分的硬件工程師對信號質量與EMC兩者的關系依然不清楚。事實上,以筆者現有水平,還真難對這兩者的關系給以明確的界定。如下對此進行一些探討,希望能給大家一點啟迪。7.1EMC簡介EMC〔電磁兼容—ElectromagneticCompatibility>是研究在有限空間、時間和頻譜資源等條件下,各種電氣設備可以共同工作,并不發生性能降級的科學。EMC的設計目的有三：1,自身功能實現：設備內部電路互不干擾,達到預期的功能；2,對外干擾低：設備產生的電磁干擾強度低于特定的極限值；3,對內抗擾能力強：設備對外界的干擾具有一定的抵抗能力；EMC存在的三要素：1,干擾源；2,敏感裝置；3,耦合途徑；以上三要素缺一不可；我們進行PCB的EMC設計也就是圍繞以上三要素而展開的,通常采取的措施有：1、減少干擾源的強度；切斷耦合途徑；3、提高設備抗干擾的能力。實際PCB設計過程中,我們采取降低信號的過沖、反射,減緩信號沿〔上升沿、下降沿打開Lucent的機柜,你會發現幾乎每一塊關鍵單板的后面都背著一塊大鋁板,目的就是對不同單板進行隔離,防止板間干擾。在我司傳輸等產品的單板中,也大量采用屏蔽背板的做法,我們在時鐘線等關鍵信號的兩邊,形影不離的是屏蔽地線,條件允許的話,我們還經常大面積鋪銅；所有以上工作的目的都是沖著切斷耦合途徑去的〔除屏蔽的作用外,有時還起著提供回路等作用。對于EMI的傳導、輻射兩種傳播途徑,我們采取磁珠、共模線圈進行隔離,加電容等進行濾波,并四處鋪銅、采用屏蔽地線、屏蔽平面,來切斷EMI的輻射途徑。當然,我們在關注強者的同時,我們也沒有忘記弱者,對于那些小弱信號,以及一個毛剌就可能導致時序紊亂的復位等信號,我們也必須給予充分的照顧；遠離強者,或增加保護措施；提高敏感裝置〔產品、模塊、甚至一根走線抗干擾的能力。7.2信號質量簡介關于信號質量,CAD室主編的《信號質量控制流程》已給予詳盡的闡述和探討,在此,我們只是略提一些與EMC有關的部分。信號質量,與我們日益關注的信號完整性逐漸劃上了等號,隨著速率的提高、頻率的增大,傳輸線的延時從微不足道到到與信號的上升沿可比擬,傳輸線效應逐漸得到硬件工程師的重視,由此又誕生了一門新的學科——高速PCB設計。我們日常所提的信號質量,一般指通過適當的匹配、端接等手段,的速度,也就是為了減少干擾源〔EMI的強度；控制信號的反射、竄擾、時延,使信號在傳輸過程中,忠實再現原始波形,從而達到功能實現。7.3EMC與信號質量的相同點EMC與信號質量可以說是關系密切,在產品內部考慮EMC,也就是產品的正常功能能否實現,此時EMC的分析方法與信號質量控制沒什么兩樣；它也是通過控制關鍵網絡〔信號的質量,比如減少反射、竄擾、振鈴,控制信號的輻射強度或降低對外界干擾的敏感程度；達到各信號、單板相互之間正常工作。信號的過沖和振鈴包含了豐富的頻譜分量,使得EMI的頻譜范圍更加豐富；7.4EMC與信號質量的不同點EMC之所以能從信號質量中脫離出來,自成一門學科,這是因為他還有自身的特點,有時甚至是與信號質量互相抵觸的特點：1,EMC是從場的角度,而信號質量是從信號波形考慮；變化的電場產生磁場,而變化的磁場也能產生電場,電磁場的產生除了需要源以外,還需要傳播介質；我們進行電磁兼容的設計主要就是從控制源頭和傳播介質而言的；而信號質量則是從硬件原理設計〔包括部分ASIC設計出發,對信號從產生到終止,對其整個回路進行關注；2,EMC是從頻域的角度考慮,而信號質量是從時域的角度出發；3,EMC工程師的三大法寶：屏蔽、接地、濾波,而信號完整性工程師則祭起匹配、端接等大旗；4,在波形沿的考慮上,EMC工程師希望減緩沿,di/dt越小,輻射越小。但隨著信號頻率的升高,例如在近1GHZ的情況下,在信號周期有限的空間里,扣除EMC的因素,硬件工程師則希望沿更陡一些。7.5EMC與信號質量關系小結：1,EMC的問題很大程度上可通過控制信號質量來解決；2,EMC與信號質量在分析方法、處理方式上又有所不同,有時兩者是互相矛盾的。3,在目前PCB的設計、分析階段,大家并無必要對信號質量或EMC進行嚴格的劃分,作為一名專業的CAD工程師,我們要做的就是把一份份構思良好的原理圖,通過我們的設計變成實實在在的產品,功能能否實現、EMC能否達標都是我們的本質工作。第三部分背板的EMC設計1背板槽位的排列1.1單板信號的互連要求當硬件的總體方案確定后,單板的種類、數量已定,所有送到背板上的信號也就確定下來了,在PCB設計過程中,我們要從單板槽位的位置、信號的出線方式等多方面考慮,既實現母板性能指標、又滿足EMC的要求。從信號的速率看,有高速信號與低速信號之分,高速信號通過解復用成低速；背板的板位分配要考慮到高速部分對低速部分的影響。從EMC設計角度考慮,高速部分會通過傳導或輻射的方式影響到低速部分,甚至使設計功能難以實現。要盡可能避免高速信號的鏡像電流流入到低速電路的區域里,關鍵信號,特別是高頻、高速信號走線、大電流、強信號走線要盡可能短。由此,對于背板槽位排列,高速板位與低速板位部分要分開,高速部分走線要短,高速板可適當考慮屏蔽。例如：某產品主要分為高速收發單板XXX、XXX,管理單元處理板XXX,交叉板XXX,以及時鐘板XXX,主控與支路板。分別完成復用〔解復用、幀擾碼〔解碼,開銷處理、時鐘選收與交叉連接功能。根據各單板間的互連要求,系統的高速部分與低速的支路信號處理部分分開為上、下兩部分,高速的收發板布于系統高速部分的邊緣板位,減小收發的高速信號對系統內部的干擾,同時注意收發板的高速部分加屏蔽。1.2單板板位結構板位結構影響；當脈沖信號從源端發出后,沿線端的信號幅度由源內阻與傳輸線的阻抗之間的分壓確定。當入射波到達負載端時,一些能量變會被反射回源端。反射回去的能量由反射系數來決定。而反射系數則由傳輸線的阻抗和負載阻抗來決定。反射系數值在-1到+1之間。開路電路的反射系數為+1。當入射波到達一個開路負載端,它將以相同的相位反射回源端。在負載端,電壓的幅度將會是入射波形幅度兩倍。短路電路的反射系數為-1。當入射波到達一個短路負載端時,它將反向并以與入射波相反的相位反射回源端。接收負載端的電壓疊加后為零伏。傳輸線上的阻抗連續的端接稱為"匹配"。反射系數為零即沒有反射發生。負載端的信號幅度與入射信號的幅度相等。在信號的傳輸過程中,還會碰到其他的一些非連續點。例如,直角拐點,過孔,接插件以及IC的封裝等可能在其他良好環境下產生波形的擾變。這些阻抗不連續的影響是由系統的速度決定的。在低速下,這些作用可能引入很小的反應。在高速下,結果會變得非常顯著。大多數情況下,驅動器是主要的噪聲源,而此噪聲可以通過適當的拓撲結構和終端匹配來解決。拓撲結構可以有以下幾類：點到點、樹形結構、T型、星型、菊花鏈型。樹形結構較長的分支容易造成過載和鈴流菊花鏈對于總線驅動方式和具有終端并聯匹配的走線很好,注意盡量不走"T"型走線。星型需要有高驅動能力的緩沖器〔低輸出阻抗,使用串接匹配采用恰當的拓撲結構,可以減小反射,提高信號質量,減少EMI。對于背板,由于主備板、保護板的存在,不可避免會出現多負載情況,如何合理的安排槽位,使得走線的拓撲結構合理,反射減小,是背板設計相當重要的話題。對于時鐘線應盡量實現點對點的驅動,避免總線方式。對于點對多點的驅動,要考慮加終端匹配。出于加工工藝及維護的考慮,阻抗匹配原則上首先考慮在相應的單板上處理,不得已情況下考慮在背板上實現匹配,但要注意背板上的元器件應盡可能少。案例：某業務接口保護子系統設計：原設計采用1：8發,8：1收方式,仿真分析由于背板上單板板位分配結構,拓撲結構將不平衡,使近端負載信號質量不能保證。與硬件開發人員討論時鐘采用1：4發,4：1收并改變拓撲結構后使之變為四個較平衡負載,而且負載端接插件到接口器件的走線長要嚴格控制在2000mil以內。經過大量仿真分析比較確定其匹配方式。驅動時,驅動端電阻、電容濾波匹配,終端串接電阻減小振鈴,波形稍緩但可消除上升、下降沿畸變；接收時,驅動側串聯電阻匹配,終端串接一大阻值電阻,阻值可取為走線的特性阻抗與分支路數的乘積。波形效果良好,只下沖較大,可以調節匹配電阻值來控制。板間互連電平、驅動器件的選擇背板信號與驅動器件在總體方案設計時就應確定。選擇驅動電平要滿足背板傳輸速率的要求,對于傳輸速率小于100M,含有多負載結構的,背板可選取GTL+電平,器件在滿足要求下選用驅動電流小的器件,易于EMI的控制。例如,TI公司的GTL1655、GTL16923之間驅動電流相差近一倍。對于幾百兆的信號速率,LVDS電平是很好的選擇,其對共模干擾的抑制、匹配方式都易于滿足要求,而且電流模式抗干擾能力強,差分電平擺幅小,功耗與EMI大大降低。而對于超過1GHZ的信號,一般用ECL或CML電平信號,可以在普通板材的背板上傳送超過2.5G的信號速率。當然,高速背板設計時對于阻抗控制、走線約束、EMC控制等有更高的要求。對于差分信號線要求同層,并且緊鄰平行走線,差分線與其他走線設計時應遵循"3W原則"、嚴格等長等原則,高速差分線對之間以地線隔開。2背板的EMC設計2.1接插件的信號排布與EMC設計接插件的選型現在的接插件大部分選用2mmHM連接器,2mmHM連接器為首尾拼接式設計,有A、B、C等不同型式。其中A型中部有兩個定位塊<Functionblock>起導向定位功能<與單板上連接器的定位>,兩塊中間的腔體可裝防插錯銷。B型完全沒有定位功能。C型作為拼接的端部,有部分定位功能。在一連接器拼接組或單個連接器的使用中,必須考慮連接器定位問題。2mm連接器有列間屏蔽與外殼屏蔽兩種,實際連接器使用時,應根據地針信號的排布及屏蔽要求等方面考慮選擇,從EMC的角度考慮,最好選取帶屏蔽外殼的。此外,AMP公司提供有專對高速信號傳輸使用的HS3接插件,接插件設計時已經考慮了針信號間的屏蔽,高速信號傳輸時接插件產生的串擾較小,信號針的使用率也較高,但價格較貴。接插件模型與針信號排布接插件的模型從原理上來看就是傳輸線的模型,只是信號傳輸沒有參考的地平面,通過地針形成回流通路,因此必然存在許多信號線共用一段地回路,接插件的串擾引起的傳導干擾就必須重視。接插件針信號排布,首先確定信號分配,合理分配信號、電源、地針位置與數量。原則是減少串擾、減小輻射、保證地回路。每個信號針附近最好都有自己的回流路徑。關鍵信號線通過地針與其他信號分隔。考慮帶電插拔,對于2mmHM接插件,地插針比電源插針長。分配較長的針腳作為地和電源的連接針。推薦使用地針與信號針成梅花型的排布,按照高速信號、地的針位進行交錯排列,以減小串擾。背板信號走線避免經過密集過孔區〔接插件區,密集過孔區是一個參考平面極不連續的區域。如果這樣,兩條走線共用地回路,產生耦合電感,耦合回路面積加大,使輻射增強。產生的耦合電感量：L=5dln<d/w>,L:inductance,nH,W:線寬,inchd:地回路經過過孔區的有效長度可見,電感與過孔區的寬度無關,只與長度有關,因此,從過孔區中間穿過的走線比從邊緣穿過的走線影響要大。2.2阻抗匹配相對于單板,背板上走線長度要長許多,因此背板阻抗控制就更為重要。然而由于背板層數較多,阻抗很難控制的與各單板一致,需要在各單板上做文章,而且如前面所述,板位分布造成的拓撲結構不同,使匹配方式也不相同。這時應注意接插件至接口器件的信號線要短,避免線頭過長造成的反射影響,減少過孔、直角走線等阻抗不連續的因素出現。2.3電源、地分配電源分割及熱插拔對電源的影響與單板一樣,電源、地平面的分割對背板EMC的指標有很大的影響。不當的分割造成共模輻射加大。一般在背板中使用多層板技術,信號層與地層〔電源層交替排放,盡量避免兩層信號層直接相鄰。高速信號線布在與地相鄰的信號層上。對于部分有相鄰布線的PCB,相鄰層的布線應垂直分布。單板的電源是通過背板接入的,通過背板送至各單板。在背板上,BGND與-48伏線必須就近平行走線或相鄰平面排布,輸入的一次電源如-48V,如果直接給單板供電,應有局部過載保護措施,如：單板加裝保險絲。母板與單板間的電源連接處,也必須采取濾波措施,并就近放置相應的器件。對于分散供電等特殊情況,在背板上-48V不用平面層,用COPPER或粗線代替,可節省母板層數。大電流、強信號走線的距離盡可能短。高電壓、大電流信號電路與小電流,低電壓的弱信號電路需完全分開。考慮帶電插拔,在被插電路板上應安裝帶電插拔座,單板上應設置緩啟動電路。在單板與母板直接通過連接器配合使用時,單板上的繼電器、開關電源等對外輻射強的器件,應盡量遠離母板放置,建議距單板連接器邊緣10mm以上。地分割與各種地的連接對于背板上BGND、PGND、GND的分割與連接,至今仍缺乏一個統一的認識。背板的接地需要從系統的高度來考慮。現在的通常做法是插框中所有單板通過與背板的接口信號GND、PGND在背板內實現共地。各插框通過GND、PGND、BGND在機柜內實現共地,機柜再通過接地螺栓與大地相連。各產品具體的接地方法也不盡相同,缺乏統一的規范。從EMC的角度,希望背板上不分PGND與GND,將其合在一起。具體效果正在實驗。從EMC考慮,帶屏蔽的2mm連接器,在其周圍15mm以內的地方,禁止放置敏感器件；母板表面層是完整的屏蔽地平面,即上面不布其他任何信號線。電源與地之間同樣需要使它們的回路面積盡可能小。為減小干擾,一條傳輸線到地平面的距離應該小于到相鄰的傳輸線的距離。保持地平面完整,會使大部分布線的回流面積減小。2.3.3屏蔽層需要注意的地方：1高速PCB中,考慮到電源平面的邊緣效應,所有的電源平面必須小于相鄰地平面,向內縮進20H,即保證電源層邊緣距相鄰地層邊緣的距離大于20倍的電源層與地層之間的垂直距離。為了更好地實行20H規則,就要使控制電源和地平面間的厚度。遵從20H規則會使PCB的電源層與地層間的電容的自諧振頻率提高約2-3倍。2對于母板上的信號走線,特別是時鐘信號線及其他高速信號線離地平面邊緣〔垂直方向上至少保持3W以