“數(shù)字電子技術(shù)”作業(yè)第1章作業(yè)

1.1為了將600份文件挨次編碼，假如采納二進制代碼，最少需要用幾位？假如改用八進制或十六進制代碼，則最少各需要用幾位？

答：如用二進制最少需10位，用八進制最少需4位，用十六進制最少需3位

1.4將下列二進制數(shù)轉(zhuǎn)換為等值的十進制數(shù)。

（1）（101.011）2；（3）（1111.1111）2。

解（1）（101.011）2=5.375（3）（1111.1111）2=15.9375

1.5將下列二進制數(shù)轉(zhuǎn)換為等值的八進制數(shù)和十六進制數(shù)。

（2）（1001.1101）2；（4）（101100.110011）2。

解：（2）（1001.1101）2=(11.64)8=(9.D)16（4）（101100.110011）2=(54.63)8=(2C.CC)161.6將下列十六進制數(shù)轉(zhuǎn)換為等值的二進制數(shù)。

（1）（8.C）16；（3）（8F.FF）16。

解：（8.C）16=（1000.1100）2

（8F.FF）16=（10001111.11111111）2

1.9將下列十進制數(shù)轉(zhuǎn)換為等值的二進制數(shù)和十六進制數(shù)。要求二進制數(shù)保留小數(shù)點以后4位有效數(shù)字。

（2）（188.875）10；（4）（174.06）10。

解（2）：

1.14用二進制補碼運算計算下列各式。式中的4位二進制數(shù)是不帶符號位的肯定值。假如和為負數(shù)，懇求出負數(shù)的肯定值。（提示：所用補碼的有效位數(shù)應足夠表示代數(shù)和的最大肯定值。）

（2）1101+1011；（4）1101-1011；（6）1011-1101；（8）-1101-1011。

解：

第2章作業(yè)

2.4已知規(guī)律函數(shù)的真值表如表P2.4（a）、（b）所示，試寫出對應的規(guī)律函數(shù)式。

ABCY

000000110101

0110

1001101011001110MNPQZ00000000100010000111010000101001101

01111

1000010010101001011111001110111110111111

表P2.4（a）表P2.4（b）解：

2.7寫出圖P2.7（a）、（b）所示電路的輸出規(guī)律函數(shù)式。

圖P2.7

2.8已知規(guī)律函數(shù)Y的波形圖如圖P2.8所示，試求Y的真值表和規(guī)律函數(shù)式。

圖P2.8

2.10將下列各函數(shù)式化為最小項之和的形式。（1）CBACBCAY'++'=（3）CDBAY++=

（5）LNNMMLY'+'+'=解：

2.12將下列規(guī)律函數(shù)式化為與非–與非形式，并畫出全部由與非規(guī)律單元組成的規(guī)律電路圖。

（2）()()()'

+'++'=BCCBABAY

（4）()()'

??

???+''+''+'

=BCBABABCAY解：

電路圖如下：

電路圖如下：

2.13將下列規(guī)律函數(shù)式化為或非–或非形式，并畫出全部由或非規(guī)律單元組成的規(guī)律電路圖。

（1）CBCBAY'+'=

（3）()DBADCBCABY''+''

'+'=

2.15用規(guī)律代數(shù)的基本公式和常用公式將下列規(guī)律函數(shù)化為最簡與或形式。（2）CBACBAY'++'+'=（4）DCAABDCDBAY'++'=

（6）()()'

??

???+'+'+'+'=CEADBBCBADCACY

（8）()()()CBACBACBAY+++'+'

'++=

（10）()FEABEDCBEDCBEDBFEBADCAACY'+''+''+⊕+''+'+=

2.17用卡諾圖化簡法化簡以下規(guī)律函數(shù)。（2）DCBABCCBAY''++'=2（4）∑=

)14,11,10,9,8,6.4,3,2,1,0(),,,(4mDCBAY

解：

2.22將下列具有約束項的規(guī)律函數(shù)化為最簡與或形式。（2）()DCBADCBADCAY''+'''+'

++=2，給定約束條件為

0=+'+'+''+'+''ABCDDABCDCABDCABCDBADCBA。

（4）()()()()'

+'++'+'=CBBADCBBAY4，給定約束條件為

0=+++BCDACDABDABC。

第3章作業(yè)

3.8試畫出圖P3.8（a）、（b）兩個電路的輸出電壓波形，輸入電壓波形如圖（c）所示。

圖P3.8

3.10圖P3.10中的G1～G4是OD輸出結(jié)構(gòu)的與非門74HC03，它們接成線與結(jié)構(gòu)。試寫出線與輸出Y與輸入A1、A2、B1、B2、C1、C2、D1、D2之間的規(guī)律關(guān)系式，并計算外接電阻

RL取值的允許范圍。

圖P3.10

3.12在圖P3.12所示的電路中，試計算當輸入端分別接0V、5V和懸空時輸出電壓vO的數(shù)值，并指出三極管工作在什么狀態(tài)。假定三極管導通以后vBE≈0.7V，電路參數(shù)如圖中所注。三極管的飽和導通壓降VCE（sat）≈0.1V，飽和導通內(nèi)阻RCE（sat）=20Ω。

圖P3.12

3.14指出圖P3.14中各門電路的輸出是什么狀態(tài)（高電平、低電平或高阻態(tài)）。已知這些門電路都是74系列TTL電路。

圖P3.14

3.15說明圖P3.15中各門電路的輸出是高電平還是低電平。已知它們都是74HC系列CMOS電路。

圖P3.15

3.16在圖P3.16所示的由74系列TTL與非門組成的電路中，計算門GM能驅(qū)動多少同樣的與非門。要求GM輸出的高、低電平滿意VOH≥3.2V，VOL≤0.4V。與非門的輸入電流為IIL≤-1.6mA，IIH≤40μA。VOL≤0.4V時輸出電流最大值為IOL（max）=16mA，VOH≥3.2V時輸出電流最大值為IOH（max）=-0.4mA。GM的輸出電阻可忽視不計。

圖P3.16

3.17在圖P3.17所示由74系列TTL或非門組成的電路中，試求門GM能驅(qū)動多少同樣的或非門。要求GM輸出的高、低電平滿意VOH≥3.2V、VOL≤0.4V。或非門每個輸入端的輸入電流為IIL≤-1.6mA，IIH≤40μA。VOL≤0.4V時輸出電流最大值為IOL（max）=16mA，VOH≥3.2V時輸出電流最大值為IOH（max）=-0.4mA。GM的輸出電阻可忽視不計。

圖P3.17

3.18試說明在下列狀況下，用萬用表測量圖P3.18中的vI2端得到的電壓各為多少：

（1）vI1懸空；

（2）vI1接低電平（0.2V）；

（3）vI1接高電平（3.2V）；

（4）vI1經(jīng)51Ω電阻接地；

（5）vI1經(jīng)10kΩ電阻接地。

圖中的與非門為74系列的TTL電路，萬用表使用5V量程，內(nèi)阻為20kΩ/V。

圖P3.18

3.19若將上題中的與非門改為74系列TTL或非門，試問在上述五種狀況下測得的vI2各為多少？

3.20若將圖P3.18中的門電路改為CMOS與非門，試說明當vI1為題給出的五種狀態(tài)時

測得的vI2各等于多少？

3.21在圖P3.21所示電路中R1、R2和C構(gòu)成輸入濾波電路。當開關(guān)S閉合時，要求門電路的輸入電壓VIL≤0.4V；當開關(guān)S斷開時，要求門電路的輸入電壓VIH≥4V，試求R1和R2的最大允許阻值。G1～G5為74LS系列TTL反相器，它們的高電平輸入電流IIH≤20μA，低電平輸入電流mAIIL

4.0≤。

圖P3.21

3.23計算圖P3.23電路中上拉電阻RL的阻值范圍。其中G1、G2、G3是74LS系列OC門，輸出管截止時的漏電流為IOH≤100μA，輸出低電平VOL≤0.4V時允許的最大負載電流IOL（max）=8mA。G4、G5、G6為74LS系列與非門，它們的輸入電流為mAIIL

4.0≤，IIH≤20μA。給定VCC=5V，要求OC門的輸出高、低電平滿意VOH≥3.2V、VOL≤0.4V。

圖

P3.23

3.24在圖P3.24電路中，已知G1和G2、G3為74LS系列OC輸出結(jié)構(gòu)的與非門，輸出管截止時的漏電流最大值為IOH（max）=100μA，低電平輸出電流最大值為IOL（max）=8mA，這時輸出的低電平為VOL（max）=0.4V。G3～G5是74LS系列的或非門，它們高電平輸入電流最大值為IIH（max）=20μA，低電平輸入電流最大值為IIL（max）=-0.4mA。給定VCC=5V，要求滿意VOH≥34V、VOL≤0.4V，試求RL取值的允許范圍。

圖P3.24

3.25圖P3.25所示是一個繼電器線圈驅(qū)動電路。要求在vI=VIH時三極管T截止，而vI=0時三極管T飽和導通。已知OC門輸出管截止時的漏電流IOH≤100μA，導通時允許流過的最大電流IOL（max）=10mA，管壓降小于0.1V，導通內(nèi)阻小于20Ω。三極管β=50，飽和導通壓降VCE（sat）=0.1V，飽和導通內(nèi)阻RCE（sat）=20Ω。繼電器線圈內(nèi)阻240Ω，電源電壓VCC=12V，VEE=-8V，R2=3.2kΩ，R3=18kΩ，試求R1的阻值范圍。

圖P3.25

3.26在圖P3.26（a）所示電路中已知三極管導通時VBE=0.7V，飽和壓降VCE（sat）=0.3V，飽

和導通內(nèi)阻為RCE（sat）=20Ω，三極管的電流放大系數(shù)β=100。OC門G1輸出管截止時的漏電流約為50μA，導通時允許的最大負載電流為16mA，輸出低電平≤0.3V。G2～G5均為74系列TTL電路，其中G2為反相器，G3和G4是與非門，G5是或非門，它們的輸入特性如圖P3.26（b）所示。試問：

（1）在三極管集電極輸出的高、低電平滿意VOH≥3.5V、VOL≤0.3V的條件下，Ra的取值范圍有多大？

（2）若將OC門改成推拉式輸出的TTL門電路，會發(fā)生什么問題？

圖P3.26

第4章

4.2圖P4.2是一個多功能函數(shù)發(fā)生電路，試寫出當S0S1S2S3為0000～111116種不同狀態(tài)時輸出Y的函數(shù)關(guān)系式。

圖P4.2

4.6有一水箱由大、小兩臺水泵ML和MS供水，如圖P4.6所示。水箱中設置了3個水位檢測元件A、B、C，水面低于檢測元件時，檢測元件給出高電平；水面高于檢測元件時，檢測元件給出低電平。現(xiàn)要求當水位超過C點時水泵停止工作；水位低于C點而高于B點時MS單獨工作；水位低于B點而高于A點時ML單獨工作；水位低于A點時ML和MS同時工作。試用門電路設計一個掌握兩臺水泵的規(guī)律電路，要求電路盡量簡潔。

圖P4.6

4.7設計一個代碼轉(zhuǎn)換電路，輸入為4位二進制代碼，輸出為4位格雷碼。可以采納各種規(guī)律功能的門電路來實現(xiàn)。4位格雷碼見本書第1.5節(jié)的表1.

5.2。

編碼挨次二進制代碼格雷碼

0123456789

10

11

12

13

14

150000

0001

0010

0011

0100

0101

0110

0111

1000

1001

1010

1011

1100

1101

1110

1111

0000

0001

0011

0010

0110

0111

0101

0100

1100

1101

1111

1110

1010

1011

1001

1000

4.12試畫出用3線–8線譯碼器74HC138（見圖4.3.8）和門電路產(chǎn)生如下多輸出規(guī)律函數(shù)的規(guī)律圖。

???

??'+''=+''+''==CABCBYBCCBACBAYAC

Y3

21

4.14用3線–8線譯碼器74HC138和門電路設計1位二進制全減器電路。輸入為被減數(shù)、減數(shù)和來自低位的借位；輸出為兩數(shù)之差和向高位的借位信號。

4.23用8選1數(shù)據(jù)選擇器74HC151（見圖4.3.24）設計一個組合規(guī)律電路。該電路有3個輸入規(guī)律變量A、B、C和1個工作狀態(tài)掌握變量M。當M=0時電路實現(xiàn)“意見全都”功能（A、B、C狀態(tài)全都時輸出為1，否則輸出為0），而M=1時電路實現(xiàn)“多數(shù)表決”功能，即輸出與A、B、C中多數(shù)的狀態(tài)全都。

圖4.3.24

4.24用8選1數(shù)據(jù)選擇器設計一個函數(shù)發(fā)生器電路，它的功能如表P4.24所示。

S1S0Y

A?

00B

A+

01B

A⊕

10B

11A'

表P4.24

第5章作業(yè)

5.2畫出圖P5.2由或非門組成的SR鎖存器輸出端Q、Q的電壓波形，輸入端SD、RD的電壓波形如圖中所示。

圖P5.2

5.5在圖P5.5所示電路中，若CLK、S、R的電壓波形如圖中所示，試畫出Q和Q端與之對應的電壓波形。假定觸發(fā)器的初始狀態(tài)為Q=0。

圖P5.5

解：如圖A5.5所示

5.9若主從結(jié)構(gòu)SR觸發(fā)器的CLK、S、R、D

R'各輸入端的電壓波形如圖P5.9所示，1='DS，試畫出Q、Q'端對應的電壓波形。

圖P5.9

5.12若主從結(jié)構(gòu)JK觸發(fā)器CLK、DR'、DS'、J、K端的電壓波形如圖P5.12所示，試畫出Q、

Q'端對應的電壓波形。

圖P5.12

5.15已知CMOS邊沿觸發(fā)方式JK觸發(fā)器各輸入端的電壓波形如圖P5.15所示，試畫出Q、Q端對應的電壓波形。

圖P5.15

5.18設圖P5.18中各觸發(fā)器的初始狀態(tài)皆為Q=0，試畫出在CLK信號連續(xù)作用下各觸發(fā)器輸出端的電壓波形。

圖P5.18

5.21在圖P5.21所示的主從JK觸發(fā)器電路中，CLK和A的電壓波形如圖中所示，試畫出Q端對應的電壓波形。設觸發(fā)器的初始狀態(tài)為Q=0。

圖P5.21

5.24試畫出圖P5.24所示電路輸出端Y、Z的電壓波形。輸入信號A和CLK的電壓波形如圖中所示。設觸發(fā)器的初始狀態(tài)均為Q=0。

圖P5.24

第6章作業(yè)

6.4試分析圖P6.4時序電路的規(guī)律功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，檢查電路能否自啟動。

圖P6.4

6.7分析圖P6.7的時序規(guī)律電路，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的

狀態(tài)轉(zhuǎn)換圖，說明電路能否自啟動。

圖P6.7

6.12分析圖P6.12的計數(shù)器電路，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明這是多少進制的計數(shù)器。十六進制計數(shù)器74LS161的功能表如表

6.3.4所示。

計數(shù)

1

1

保持

（但C=0保持1同步預置數(shù)

異步置零功能ETEPCLKRL1

0×

1011×01

0×D

'D'）

1×

×××××1

圖P6.12表6.3.4

6.13試分析圖P6.13的計數(shù)器在M=1和M=0時各為幾進制。74160的功能表與表6.3.4相同。

圖P6.13

6.16設計一個可控進制的計數(shù)器，當輸入掌握變量M=0時工作在五進制，M=1時工作在十五進制。請標出計數(shù)輸入端和進位輸出端。

6.19圖P6.19電路是由兩片同步十進制計數(shù)器74160組成的計數(shù)器，試分析這是多少進制的計數(shù)器，兩片之間是幾進制。74160的功能表與表6.3.4相同。

圖P6.19

6.21畫出用兩片同步十進制計數(shù)器74160接成同步三十一進制計數(shù)器的接線圖。可以附加必要的門電路。74160的規(guī)律圖和功能表見圖6.3.21和表6.3.4。

圖6.3.21

6.32用JK觸發(fā)器和門電路設計一個4位格雷碼計數(shù)器，它的狀態(tài)轉(zhuǎn)換表應如表P6.32所示。

電路狀態(tài)

計數(shù)

挨次Q3Q2Q1Q0

進位輸出C

000000

100010

200110

300100

401100

501110

601010

701000

811000

911010

1011110

1111100

1210100

1310110

1410010

1510001

1600000

表P6.32

6.34設計一個掌握步進電動機三相六狀態(tài)工作的規(guī)律電路。假如用1表示電機繞組導通，0表示電機繞組截止，則三個繞組ABC的狀態(tài)轉(zhuǎn)換圖應如圖P6.34所示，M為輸入掌握變量，當M=1時為正轉(zhuǎn)，M=0時為反轉(zhuǎn)。

圖P6.34

第7章作業(yè)

7.3試用2片1024×8位的ROM組成1024×8位的存儲器。

7.5試用4片2114（1024×4位的RAM）和3線﹣8線譯碼器74HC138（見圖4.3.8）組成4096×4位的RAM。

7.6試用16片2114（1024×4位的RAM）和3線﹣8線譯碼器74HC138（見圖4.3.8）組成8K×8位的RAM。

7.9用16×4位的ROM設計一個將兩個2位二進制數(shù)相乘的乘法器電路，列出ROM的數(shù)據(jù)表，畫出存儲矩陣的點陣圖。

7.14圖P7.14是用16×4位ROM和同步十六進制加法計數(shù)器74LS161組成的脈沖分頻電路，ROM的數(shù)據(jù)表如表P7.14所示。試畫出在CLK信號連續(xù)作用下D3、D2、D1和D0輸出的電壓波形，并說明它們和CLK信號頻率之比。

地址輸入數(shù)據(jù)輸出

A3A2A1A0D3D2D1D000001111000100000010001100110100010001010101101001101001

01111000

1000111110011100101000011011001011000001110101001110011111110000

表P7.14

圖P7.14

第8章作業(yè)

8.2試分析圖P8.2的與-或規(guī)律陣列，寫出Y1、Y2與A、B、C、D之間的規(guī)律關(guān)系式。

圖P8.2

8.5試分析圖P8.5給出的用PAL16R4構(gòu)成的時序規(guī)律電路，寫出電路的驅(qū)動方程、狀態(tài)方程、輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。工作時，11腳接低電平。

圖P8.5

第10章作業(yè)

10.3在圖P10.3（a）所示的施密特觸發(fā)器電路中，已知R1=10kΩ，R2=30kΩ。G1和G2為CMOS反相器，VDD=15V。

（1）試計算電路的正向閾值電壓VT+、負向閾值電壓VT－和回差電壓△VT。

（2）若將圖P10.3（b）給出的電壓信號加到圖P10.3（a）電路的輸入端，試畫出輸出電壓的波形。

圖P10.3

10.9圖P10.9是用TTL門電路接成的微分型單穩(wěn)態(tài)觸發(fā)器，其中Rd阻值足夠大，保證穩(wěn)態(tài)vA時為高電平。R的阻值很小，保證穩(wěn)態(tài)時vI2為低電平。試分析該電路在給定觸發(fā)信號vI作用下的工作過程，畫出vA、vO1、vI2和vO的電壓波形。Cd的電容量很小，它與Rd組成微分電路。

圖P10.9

10.11圖P10.11是用兩個集成單穩(wěn)態(tài)觸發(fā)器74121所組成的脈沖變換電路，外接電阻和外接電容的參數(shù)如圖中所示。試計算在輸入觸發(fā)信號vI作用下vO1、vO2輸出脈沖的寬度，并畫出與vI波形相對應的vO1、vO2的電壓波形。vI的波形如圖中所示。

圖P10.11

10.13圖P10.13是用CMOS反相器組成的對稱式多諧振蕩器。若RF1=RF2=10kΩ，C1=C2=0.01μF，RP1=RP2=33kΩ，試求電路的振蕩頻率，并畫出vI1、vO1、vI2、vO2各點的電壓波形。

圖P10.13

10.18在圖10.4.17電路中，已知CMOS集成施密特觸發(fā)器的電源電壓VDD=15V，VT+=9V，VT－=4V，試問：

（1）為了得到占空比為q=50%的輸出脈沖，R1與R2的比值應取多少？

（2）若給定R1=3kΩ，R2=8.2kΩ，C=0.05μF，電路的振蕩頻率為多少？輸出脈沖的占空比

又是多少？

圖10.4.17

10.20圖P10.20是用555定時器組成的開機延時電路。若給定C=25μF，R=91kΩ，VCC=12V，試計算常