基于FPGA的控制接口電路設計1引言隨著存儲技術的不斷進步，FlashMemory的存儲容量越來越大，讀寫數度越來越快。性能價格比越來越高。但是，NANDFlash本身存在缺點，歸納起來有兩點：讀寫控制時序復雜和位交換(o、1反轉)問題。NANDFlash器件能夠復用指令、地址和數據總線，從而節省了引腳數量，但引腳不僅承擔著數據總線的功能，還承擔著地址及指令總線的功能，所以造成接口控制時序復雜。位反轉的問題更多見于NANDFlash，NANDFlash的供應商建議使用NANDFlash的同時使用EDC/ECC校驗算法。本文實現的NANDFlash控制器放置在CPU和NANFFlash器件之間，實現了NANDFlash的無粘接接口，可以大大簡化CPU對NANDFlash的操作時序，提高CPU的使用效率。ECC功能可以保證存儲數據的準確性，ECC模塊和主控模塊相對獨立，在不需要ECC功能的時候，只需不使能ECC模塊，方便靈活。2控制接口電路的功能特性整個控制接121電路分為兩大功能模塊：第一個功能模塊為主控制器模塊，該模塊簡化NANDFlash的接口時序，可以為NANDFlash設計一個無粘接接口(GluelessInter一face)，從而使得對NANDFlash操作的時序復雜程度大大降低，使得NANDFlash接口映射為一個類似于SRAM的無粘結接口。第二個功能模塊是ECC模塊，該模塊對512個字節能糾正單比特錯誤和檢測雙比特錯誤，但對單比特以上的錯誤無法糾正。對兩比特以E的錯誤不保證能檢測。兩個功能模塊相對獨立，ECC功能模塊位于主控制器模塊與NANDFlash芯片之間，可以選擇工作與不工作，主控制器模塊的所有命令都會通過ECC模塊傳給NANDFlash芯片。當令ECC模塊不工作時。ECC模塊就相當于連接主控制器模塊與NANDFlash芯片的導線；當ECC模塊工作時。只會在豐控制器模塊的操作中加入一些步驟，并不會打亂主控制器模塊的操作時序。3主控制器3．1寄存器和緩存配置主控制器的外部接口類似于SRAM的，然而SRAM只有讀和寫兩種主要操作。而NANDFlash除r頁編程與讀操作之外還有ID讀取、重置、塊擦除和狀態讀取等操作，在不改變接口的情況下只能采用與NANDFlash類似的寫控制字的方式。主控制器有16字節寄存器組，可以從I／O總線上讀取指令和地址。指令寄存器采用存儲器映射(MemoryMappedRegister)的編址方式，也就是說，寄存器的地址統一編入內存空間，從0xFF0到OxFFA。3．2主控制器的實現主控制器的結構框圖見圖1。下面分別討論時鐘控制模塊和狀態控制模塊的設計實現。(1)時鐘控制模塊。對于這種讀寫使能都是低電平有效的芯片，采用占空比為1：1的時鐘進行讀寫操作對提高數據的存取速度并不劃算。比如，進行讀取操作時，RE_L至少要保證低電平35ns才能保證數據被正確讀取，RE_L上升為高電平后只要保證數據再被保持10ns的時間就行，這樣加上5ns的余量，時鐘周期至少也要為80ns。為r保證數據能夠被正確讀取，并盡量提高讀取速度，我們采用16．7MHz即周期為60ns，占空比為1：2的時鐘。這種情況下，低電平持續時間為40ns，35ns數據確信被讀取后，仍有5ns的余量，高電平有20ns時間，也很充裕，既保證了數據的正確讀取。又充分發揮了器件的性能。(2)狀態控制模塊。如圖2所示，主控制器執行可控制

NANDFlash進行重置、塊擦除、頁讀取、查錯、讀ID。頁編程和狀態讀取指令的操作，不支持對NANDFlash的隨機讀寫操作。當地址輸入為0xFFA時，指令寄存器中的命令字就會被讀取，確定下一步要執行的指令，然后轉移到相應的狀態。4ECC模塊NANDFlash器件都受位交換現象的困擾，在某些情況下一個比特位會發生反轉。本節論述了專用校驗算法ECC(ErrorCorrectionCode，簡稱ECC的設計實現過程。ECC模塊被置于NANDFlash器件和主控制器之間，ECC模塊從主控制器接收各種信號，不需要工作時直接將收到的信號傳給NANDFlash。需要工作時截取主控制器的控制信號，加七自己的操作后再傳給NANDFlash。ECC模塊結構見圖3。(1)校驗碼生成模塊。ECC校驗碼生成模塊有96比特(12字節)的運算寄存