第12章觸發器及時序邏輯電路第一頁，共七十二頁。12.1觸發器12.1.1觸發器概述1．觸發器的概念觸發器由邏輯門加反饋電路組成，能夠存儲和記憶１位二進制數。觸發器電路有兩個互補的輸出端。（1）觸發器具有兩個能自保持的穩定狀態。（2）在外加輸入信號觸發時，觸發器可以從一種穩定狀態翻轉成另一種狀態。第二頁，共七十二頁。2．觸發器的類別按照邏輯功能的不同，觸發器分為RS觸發器、JK觸發器、D觸發器、T和Ｔ′觸發器。按觸發方式不同，觸發器可分為電平觸發器、邊沿觸發器和主從觸發器等。按照電路結構形式的不同，觸發器分為基本觸發器和時鐘觸發器。按照構成的元件不同，分為TTL觸發器和CMOS觸發器。觸發器的邏輯功能用特性表、激勵表（又稱驅動表）、特性方程、狀態轉換圖和波形圖（又稱時序圖）來描述。第三頁，共七十二頁。基本RS觸發器1．基本RS觸發器電路結構

由兩個與非門交叉耦合反饋構成基本RS觸發器，圖為它的邏輯圖和邏輯符號。第四頁，共七十二頁。2．邏輯功能3．特性表觸發器次態Qn+1與輸入信號和電路原有狀態（現態Qn）之間關系的真值表，稱為特性表。根據基RS觸發器的邏輯功能可用特性表來表示。第五頁，共七十二頁。4．特性方程可畫出基本RS觸發器Qn+1的卡諾圖第六頁，共七十二頁。．同步RS觸發器1．電路組成同步RS觸發器是在基本RS觸發器的基礎上增加了兩個由時鐘脈沖CP控制的門電路G3、G4后組成。第七頁，共七十二頁。2．邏輯功能當CP=0時，G3、G4被封鎖，都輸出1，這時，不管R端和S端的信號如何變化，觸發器的狀態保持不變。第八頁，共七十二頁。3．特性方程根據表11-2可畫出同步RS觸發器Qn+1的卡諾圖由該圖可得同步RS觸發器的在時的特性方程為4．狀態轉換圖第九頁，共七十二頁。12.2JK觸發器12.2.1同步JK觸發器1．電路結構克服同步RS觸發器在R=S=1時出現不定狀態的另一種方法是將觸發器輸出端Q和

的狀態反饋到輸入端。第十頁，共七十二頁。2．邏輯功能當CP=0時，G3、G4被封鎖，都輸出為1，觸發器保持原狀態不變。當CP=1時，G3、G4解除封鎖，輸入J、K端的信號可控制觸發器的狀態。（1）當J=K=0時，G3和G4都輸出1，觸發器保持原狀態不變，第十一頁，共七十二頁。（3）當J=0、K=1時，用同樣的方法分析可知，在CP脈沖由0變為1后，觸發器翻到0狀態，即翻轉到和J相同的0狀態。（4）當J=K=1時，在CP由0變1后，觸發器的狀態由Q和

端的反饋信號決定。第十二頁，共七十二頁。3．特性方程第十三頁，共七十二頁。5．狀態轉換圖根據表11-4可畫出圖所示的狀態轉換圖4．驅動表根據表11-3可列出在CP=1時同步JK觸發器的驅動表，如表11-4所示。第十四頁，共七十二頁。12.2.2邊沿JK觸發器邊沿觸發器只能在時鐘脈沖CP上升沿(或下降沿)時刻接收輸入信號，電路狀態只能在CP上升沿(或下降沿)時刻翻轉。防止了空翻現象。1．邏輯功能圖所示為邊沿JK觸發器的邏輯符號，J、K為信號輸入端，框內“>”左邊加小圓圈“°”表示邏輯非的動態輸入，它實際上表示用時鐘脈沖CP的下降沿觸發。第十五頁，共七十二頁。邊沿JK觸發器的邏輯功能和前面討論的同步JK觸發器的功能相同，因此，它的特性表、驅動表和特性方程也相同。邊沿JK觸發器只有在CP脈沖下降沿到達時才有效，它的特征方程如下：第十六頁，共七十二頁。【例】如圖所示為下降沿出發邊沿JK觸發器CP、J、K端的輸入電壓波形，試畫出輸出Q端的電壓波形。設觸發器的初始狀態為Q=0。解：第一個時鐘脈沖CP下降沿到達時，觸發器由0狀態翻轉到1狀態。第二個時鐘脈沖CP下降沿到達時，觸發器由1狀態翻轉到0狀態。第三個時鐘脈沖CP下降沿到達時，觸發器保持原來的0狀態不變。第四個時鐘脈沖CP下降沿到達時，觸發器由0狀態翻轉到1狀態。第五個時鐘脈沖CP下降沿到達時，觸發器由1狀態翻轉到0狀態。第十七頁，共七十二頁。12.2.3集成JK觸發器集成JK觸發器常用的芯片有74LS112和CC4027，74LS112屬TTL電路，是下降邊沿觸發的雙JK觸發器，CC4027屬CMOS電路，是上升邊沿觸發的雙JK觸發器。74LS112和CC4027引腳排列如圖所示。第十八頁，共七十二頁。74LS112雙JK觸發器每個集成芯片包含兩個具有復位、置位端的下降沿觸發的JK觸發器，邏輯符號如圖所示。第十九頁，共七十二頁。12.3D觸發器同步D觸發器1．電路組成為了避免同步RS觸發器同時出現R和S都為1的情況，可在R和S之間接入非門G5，如圖11-15a)所示，這種單端輸入的觸發器稱為D觸發器，圖11-15b)為邏輯符號，D為信號輸入端。第二十頁，共七十二頁。2．邏輯功能3．特性方程卡諾圖第二十一頁，共七十二頁。12.3.2邊沿D觸發器同步觸發器在CP=1期間接收輸入信號，如輸入信號在此期間發生多次變化，其輸出狀態也會隨之發生翻轉，即出現了觸發器的空翻。如圖所示。第二十二頁，共七十二頁。【例】如圖11-20所示為維持阻塞D觸發器的時鐘脈沖CP和D端輸入的電壓波形，試畫出觸發器輸出Q

和Q的波形。設觸發器的初始狀態為Q=0。解：第1個時鐘脈沖CP上升沿到達時，D端輸入信號為1，所以觸發器由0翻轉到1態。而在CP=1期間仍保持1狀態。第2個時鐘脈沖CP上升沿到達時，D端輸入信號為,0，觸發器由,1翻轉到0態。根據以上分析可畫出輸出端Q的波形，輸出端第二十三頁，共七十二頁。維持阻塞D觸發器1）維持阻塞D觸發器是用時鐘脈沖CP上升沿觸發的，也就是說，只有在CP上升沿到達時，電路才會接收D端的輸入信號而改變狀態，而在CP為其它值時，不管D端輸入為0還是為1，觸發器的狀態不會改變。2）在一個時鐘脈沖CP作用時間內，只有一個上升沿，電路狀態最多只改變一次，因此，它沒有空翻問題。第二十四頁，共七十二頁。12.3.3.集成D觸發器常用的D觸發器有74LS74、CC4013等，74LS74為TTL集成邊沿D觸發器，CC4013為CMOS集成邊沿D觸發器，圖為它們引腳排列圖。第二十五頁，共七十二頁。12.3.4T觸發器和

觸發器T觸發器是指根據T的輸入信號不同，在時鐘脈沖CP的作用下具有翻轉和保持功能的電路，它的邏輯符號如圖所示。觸發器則是指每輸入一個時鐘脈沖CP，狀態變化一次的電路，它實際上是T觸發器的翻轉功能。第二十六頁，共七十二頁。1．由JK觸發器構成T觸發器將JK觸發器的J和K相連作為T的輸入端便構成T觸發器，電路如圖a)所示。將T代入JK觸發器特性方程中的J和K便得到了T觸發器的特性方程第二十七頁，共七十二頁。3．D觸發器構成T觸發器根據式可畫出由D觸發器構成的T觸發器第二十八頁，共七十二頁。12.4計數器用以統計輸入計數脈沖CP個數的電路，稱作計數器。計數器種類按是否同時翻轉分為同步計數器和異步計數器；按照計數順序的增、減，分為加計數器、減計數器，計數順序可增、可減稱為可逆計數器；按計數進制分為二進制計數器、十進制計數器、任意進制計數器。第二十九頁，共七十二頁。12.4.1二進制計數器1．異步二進制計數器

異步計數器各觸發器的狀態轉換與時鐘脈沖是異步工作的，即當脈沖到來時，各觸發器的狀態不是同時翻轉，而是從低位到高位依次改變狀態。圖所示為由JK觸發器組成的4位異步二進制加法計數器的邏輯圖。圖中JK觸發器都接成

觸發器，用計數脈沖CP的下降沿觸發。設計數器的初始狀態為Q3Q2Q1Q0=0000，第三十頁，共七十二頁。當輸入第一個計數脈沖CP時，第一位觸發器FF0由0狀態翻到1狀態，Q0端輸出正躍變，FF1不翻轉，保持0狀態不變。Q3Q2Q1Q0=0001。當輸入第二個計數脈沖CP時，FF0由1狀態翻到0狀態，Q0端輸出負躍變，FF1則由0翻轉到1狀態，FF2保持0狀態不變。Q3Q2Q1Q0=0010。當連續輸入計數脈沖CP時，根據上述計數規律，只要低位觸發器由1狀態翻轉到0狀態，相鄰高位觸發器的狀態便改變。第三十一頁，共七十二頁。4位二進制加法計數器的工作波形輸入的計數脈沖每經一級觸發器，其周期增加一倍，即頻率降低一半。所以，圖11-27所示計數器又是一個16分頻器。第三十二頁，共七十二頁。2．同步二進制計數器

異步計數器中各觸發器之間是串行進位的，它的進位(或借位)信號是逐級傳遞的，因而使計數速度受到限制，工作頻率不能太高。同步計數器中各觸發器同時受到時鐘脈沖的觸發，各個觸發器的翻轉與時鐘同步，所以工作速度較快，工作頻率較高。因此同步觸發器又稱并行進位計數器。第三十三頁，共七十二頁。用JK觸發器組成的同步3位二進制加法計數器如圖所示。當來一個時鐘脈沖CP時，Q0就翻轉一次，而且要在Q0為1時翻轉，Q2要在Q1和Q0都是1時翻轉。第三十四頁，共七十二頁。12.4.2十進制計數器1．異步十進制加法計數器異步十進制加法計數器是在4位異步二進制加法計數器的基礎上加以修改，使計數器在計數過程中跳過1010—1111這6個狀態而得到的。如圖所示電路是異步8421BCD碼十進制加法計數器的典型電路。第三十五頁，共七十二頁。第三十六頁，共七十二頁。第三十七頁，共七十二頁。2．同步十進制加法計數器由JK觸發器組成的8421BCD碼同步十進制加法計數器的邏輯圖，用下降沿觸發。第三十八頁，共七十二頁。第三十九頁，共七十二頁。12.4.3集成計數器用觸發器組成計數器，電路復雜且可靠性差。隨著電子技術的發展，一般均采用集成計數器芯片構成各種功能的計數器。1．集成同步二進制計數器74LS161和74LS163集成同步二進制計數器芯片有許多品種，這里介紹常用的集成4位同步二進制加法計數器74LS161和74LS163。第四十頁，共七十二頁。74LS161邏輯功能：（1)異步清零。（2）同步并行預置數。（3）計數。（4）保持。第四十一頁，共七十二頁。2．集成同步十進制計數器74LS160和74LS162圖所示為集成同步十進制加法計數器74LS160的邏輯功能示意圖。第四十二頁，共七十二頁。集成同步十進制加法計數器74LS162的邏輯功能如表11-16所示。由該表可看出：與74LS160相比，74LS162除為同步清零外，其余功能都和74LS160相同。第四十三頁，共七十二頁。12.4.4N進制計數器反饋清零法

計數過程中，將某個中間狀態反饋到清零端，強行使計數器返回到0，再重新開始計數，可構成比原集成計數器模小的任意進制計數器。反饋清零法適用于有清零輸入的集成計數器，分為異步清零和同步清零兩種方法。(1)異步清零法在異步清零端有效時，不受時鐘脈沖及任何信號影響，直接使計數器清零，因而可采用瞬時過渡狀態作為清零信號。第四十四頁，共七十二頁。【例】用74LS161構成十一進制計數器解：由題意N＝11，而74LSl61的計數過程中有16個狀態，多了5個狀態，此時只需設法跳過5個狀態即可。由圖可知，74LS16l從0000狀態開始計數，當輸入第11個CP脈沖(上升沿)時，輸出為1011，通過與非門譯碼后，反饋給異步清零

端—個清零信號，立即使Q3Q2Q1Q0=0000。接著

端的清零信號也隨之消失，74LS161從0000狀態開始新的計數周期。第四十五頁，共七十二頁。需要注意的是，此電路一進入1011狀態后，就會立即被置成0000狀態，即1011狀態僅在極短的瞬間出現，因此稱為過渡狀態。其狀態圖如圖所示。第四十六頁，共七十二頁。（2）同步清零法同步清零法必須在清零信號有效時，再來一個CP時鐘脈沖觸發沿，才能使觸發器清零。例如，采用74LS163構成同步清零十一進制計數器，其電路如圖所示，該計數器的反饋清零信號為1010，與電路圖中反饋清零信號1011不同，其狀態圖如圖所示。第四十七頁，共七十二頁。2．反饋置數法

反饋置數法適用于具有預置數功能的集成計數器，對于具有同步置數功能的計數器，則與同步清零類似，即同步置數輸入端獲得置數有效信號后，計數器不能立刻置數，而是在下一個CP脈沖作用后，計數器才會被置數。對于具有異步置數功能的計數器，只要置數信號滿足(不需要脈沖CP作用)，就可立即置數，因此異步反饋置數法仍需瞬時過渡狀態作為置數信號。第四十八頁，共七十二頁。【例】試用74LS161同步置數功能構成十進制計數器解：由于74LS161的同步置數控制端獲得低電平的置數信號時，并行輸入數據輸入端D0~D3輸入的數據并不能被置入計數器，還需再來一個計數脈沖CP后，D0~D3端輸入的數據才被置入計數器，因此，其構成十進制計數器的方法與同步清零法基本相同，寫出S10-1=S9的二進制代碼，S9=1001。第四十九頁，共七十二頁。3．級聯法

級聯就是把兩個以上的集成計數器連接起來，從而獲得任意進制計數器。例如，可把一個N1進制計數器和一個N2進制計數器串聯起來構成N＝N1N2進制計數器。

由兩片74LS160級聯成100進制同步加法計數器。第五十頁，共七十二頁。12.5寄存器用來暫時存放數據、指令和運算結果的數字邏輯部件稱為寄存器。寄存器存入數碼的方式有并行和串行兩種。并行方式就是各位數碼從對應位同時輸入到寄存器中，串行方式就是數碼從一個輸入端逐位輸入到寄存器中。從寄存器取出數碼的方式也有并行和串行兩種。并行方式和串行方式相比較，并行存取方式的速度比串行方式快得多，但所用的數據線將比串行方式多。寄存器按功能可以分為數碼寄存器和移位寄存器。第五十一頁，共七十二頁。數碼寄存器數碼寄存器只供暫時存放數碼，可以根據需要將存放的數碼隨時取出參加運算或者進行數據處理。寄存器是由觸發器構成的，對于觸發器的選擇只要求它們具有置1、置0的功能即可。無論是用同步結構的RS觸發器、主從結構的觸發器，還是邊沿觸發結構的觸發器，都可以組成寄存器。第五十二頁，共七十二頁。由D觸發器組成的4位集成數碼寄存器74LSl75的邏輯電路圖。第五十三頁，共七十二頁。移位寄存器移位寄存器是一類應用很廣的時序邏輯電路。移位寄存器不僅能寄存數碼，而且還能根據要求，在移位時鐘脈沖作用下，將數碼逐位左移或者右移。移位寄存器的移位方向分為單向移位和雙向移位。單向移位寄存器有左移移位寄存器、右移移位寄存器之分；雙向移位寄存器又稱可逆移位寄存器，在門電路的控制下，既可左移又可右移。第五十四頁，共七十二頁。1.單向移位寄存器

將若干個觸發器串接即可構成單向移位寄存器。由3個D觸發器連接組成的右移移位寄存器。第五十五頁，共七十二頁。2.雙向移位寄存器

在計算機中經常使用的移位寄存器需要同時具有左移位和右移位的功能，即雙向移位寄存器。它在一般移位寄存器的基礎上加上左、右移位控制信號，右移串行輸入，左移串行輸入。在左移位或右移位控制信號取0或1的兩種不同情況下，當CP作用時，電路即可實現左移功能或右移功能。4位雙向移位寄存器74LS194的邏輯功能示意圖第五十六頁，共七十二頁。第五十七頁，共七十二頁。12.6555定時器12.6.1555定時器的結構及功能1．555定時器的電路組成TTL型555集成定時器的電路結構和邏輯符號圖如圖所示。它由五個部分組成。第五十八頁，共七十二頁。(1)基本RS觸發器由兩個與非門Gl、G2組成。（2）比較器A1、A2是兩個電壓比較器。比較器有兩個輸入端，同相輸入端“+”和反相輸入端“-”。（3）電阻分壓器三個阻值均為5k?的電阻串聯起來構成分壓器(555也因此而得名)，為比較器A1和A2提供參考電壓。（4）晶體管開關和輸出緩沖器第五十九頁，共七十二頁。2．555定時器的基本邏輯功能第六十頁，共七十二頁。555定時器的邏輯功能第六十一頁，共七十二頁。12.6.2用555定時器組成的多諧振蕩器多諧振蕩器是能夠產生矩形脈沖信號的自激振蕩器。它不需要輸入脈沖信號，接通電源就可自動輸出矩形脈沖信號。由于矩形波是很多諧波分量疊加的結果，所以矩形波振蕩器叫做多諧振蕩器。多諧振蕩器沒有穩定的狀態，只有兩個暫穩態。第六十二頁，共七十二頁。用555定時器構成的多諧振蕩器。1．電路組成及其工作原理（1）過渡時期假定在接通電源前電容C上無電荷，電路剛接通的瞬間，UC=0。

（2）暫穩態Ⅰ第六十三頁，共七十二頁。（3）充電階段（第二暫穩態）第六十四頁，共七十二頁。12.6.3555定時器構成的單穩態電路單穩態觸發器又稱為單穩態電路，它只有一種穩定狀態的電路。如果沒有外界信號觸發，它始終保持一種狀態不變，當有外界信號觸發時，它將由一種狀態轉變成另外一種狀態，但這種狀態是不穩定狀態，稱為暫態，一段時間后它會自動返回到原狀態。第六十