集成電路與EDA技術的發展南工電子與電氣工程系社會發展的兩大趨勢：

社會信息化；經濟全球化。我國的政治主張：

和平與發展。美國的主張：

集成電路等高技術領域要保持超過中國二十年的優勢。

Intel公司總裁貝瑞特曾說：“美國只占世界人口的4％，我要征服另外96％的人心。”農業經濟工業經濟知識經濟基本資源土地礦產知識（信息）標志產品糧棉、畜產汽車、電器芯片、軟件、知識能源消耗低高低發展速度低較高更高環境影響較好差好整體速度低較高更高知識經濟的特征預計到2005年，全國集成電路產量要達到200億塊，銷售額達到600~800億元，約占當時世界市場份額的2％～3％，滿足國內市30％的需求。到2010年，全國集成電路產量要達到500億塊，銷售額達到2000億元左右，占當時世界市場份額的5％，滿足國內市場50％的需求。硅集成電路的發展趨勢有集成度提高、圓片直徑增大、特征尺寸減少、功耗增大、互連線層數增多等。目前，以0．25微米CMOS技術為主流的微電子技術已經進入大生產階段，芯片的集成度達到108-109量級。預計到2006年，單片系統集成芯片將達到如下指標：最小特征尺寸為0．1微米、芯片集成度達2億個晶體管、芯片面積為520平方毫米、7～9層金屬連線、管腳數為4000個、工作電壓為0．9-1．2V、工作頻率2-2．5GHz，功耗160瓦。到2010年，特征尺寸為0．07微米的64GbDRAM產品將投人批量生產。

政府的策略：《中共中央國務院關于加強技術創新，發展高科技，實現產業化的決定》指出：“突出高新技術產業領域的自主創新，培育新的經濟增長點，在電子信息特別是集成電路設計與制造、網絡及通信、計算機及軟件、數字化電子產品等方面，……加強高新技術創新，形成一批擁有自主知識產權、具有競爭優勢的高新技術產業”。

專家的共識：中國科學院、中國工程院專門成立了包括師昌緒、王淀佐、王越、王陽元等10位院士組成的專家咨詢組。在大量調查研究的基礎上，專家們建議，我國在“十五”期間要像當年搞“兩彈一星”一樣，集中國家有限的人力和財力，開發有自主知識產權的新一代微電子核心工藝技術及產品。專家的意見和政府的策略黨的十五屆五中全會明確指出，信息化是我國產業優化升級和實現工業化、現代化的關鍵環節，要把推進國民經濟和社會信息化放在優先位置。大力推進國民經濟和社會信息化，是覆蓋現代化建設全局的戰略舉措。要以信息化帶動工業化，發揮后發優勢，實現社會生產力的跨越式發展。

信息產業作為國民經濟的基礎產業、先導產業、支柱產業和戰略性產業，對國民經濟、國家安全、人民生活和社會進步正在發揮著越來越重要的作用。

當今世界，以信息技術為核心的高新技術的發展，極大地改變了人們的生產、生活方式和國際經濟、政治關系，同時也有力地促進了世界新軍事變革的發展。信息化是當代科技革命、社會變革最重要的推動因素。江澤民強調指出：要堅持以信息化帶動機械化，以機械化促進信息化，實現機械化、信息化建設的復合式發展，完成機械化、信息化建設的雙重歷史任務。朱鎔基總理在政府工作報告中強調：要積極發展對經濟增長有重大帶動作用的高新技術產業。大力推進信息化，用信息化帶動工業化。廣泛采用先進適用技術改造傳統產業，努力振興裝備制造業。目前基地企業已達58家。設計企業20家入住企業28家，加盟企業44家。我國集成電路發展遇到的障礙：資金、技術、人才兩大“瓶頸”：一個是集成電路設計缺乏專利，二是集成電路制造缺乏設備。資金：讓出市場，引進外資；技術：引進生產線，技術本地化；人才：引進、培養。出路：中國要成為半導體大國出路，最保險的捷徑就是重點發展芯片設計，設計人才嚴重匱乏成為最大的“瓶頸”。中國集成電路設計公司狀況分布：上海、無錫和杭州三地占40%，北京占26%，深圳為18%，成都/重慶占5%，西安和武漢分別為4%和3%。規模：平均每個公司有6個產品系列，44%的公司產品系列在5個以下，20個以上占10%。水平：最大設計規模為200萬門。數字IC產品的設計水平主要集中在0.25到0.5微米以及0.5到1.5微米內，分別占34%和29%，小于0.25微米僅占20%；模擬IC中50%采用0.5到1.5微米，1.5微米以上占42%。

FPGA設計規模：50%的設計在10000到80000門之間，低于10000的設計占34%。當前設計反復次數為3到4次：EDA工具：布局，時序分析和邏輯綜合是前三個主要的設計自動化領域。首次認定的集成電路設計企業◆廈門聯創微電子股份有限公司◆重慶西南集成電路設計有限公司◆杭州士蘭微電子股份有限公司◆中國華大集成電路設計中心◆北京華虹NEC集成電路設計有限公司◆南京微盟電子有限公司◆成都華微電子系統有限公司◆深圳市國微電子股份有限公司◆無錫華晶矽科微電子有限公司◆大唐微電子技術有限公司◆無錫市華方微電子有限公司

第二批認定的集成電路設計企業◆北京微辰信息公司◆無錫愛芯科微電子公司◆西安亞同集成電路技術公司◆杭州國芯科技公司◆華科微電子（深圳）有限公司◆北京六合萬通微電子公司◆深圳中興集成電路設計公司◆

北京華虹集成電路設計公司

◆北京希格瑪晶華微電子公司

◆北京中星微電子公司◆西安深亞電子有限公司

◆杭州友旺有限公司◆西安聯圣科技有限公司

◆北京火馬微電子技術公司◆北京東世半導體技術公司◆蘇州市華芯微電子有限公司

第三批認定的集成電路設計企業◆深圳艾科創新微電子有限公司◆蘇州國芯科技有限公司◆深圳市愛思科微電子有限公司◆珠海炬力集成電路設計有限公司◆四川綿陽凱路微電子有限公司◆江蘇意源微電子技術有限公司“十五”第二批國家自然科學基金重大項目申請指南先進電子制造中的重要科學技術問題研究電子信息產業是關系國家利益和安全的基礎性和戰略性產業，成為世界電子制造強國是我國二十一世紀發展的戰略目標，實現這一目標的關鍵是必須能自主提供電子產業的先進制造工藝、技術和裝備。本項研究旨在從前瞻性基礎研究入手，選擇IC后封裝裝備和硬盤驅動器制造面臨的重大關鍵技術為背景，選擇有條件可能突破的四個重要科學問題開展研究。揭示電子制造領域的新現象、新規律；提出新理論、新方法和新技術,初步建立面向下一代電子制造的理論體系，爭取在國際電子制造理論領域占有一席之地；造就一批從事該領域前沿科學研究的具有創新思想的高科技人才；為我國電子制造業擁有自主知識產權的新裝備和新工藝、實現跨越式發展提供技術基礎。研究期限：4年擬資助經費：國家自然科學基金委800萬，上海市科委800萬十一、超高密度、高速光-磁混合數字信息儲存研究研究期限：4

擬資助經費：800萬元十三、未來移動通信系統基礎理論與技術研究研究期限：4年

擬資助經費：700萬

《國家重點基礎研究發展規劃》（973計劃）新一代化合物半導體電子器件與電路研究依托部門：中國科學院

首席科學家：錢鶴

中國科學院微電子中心

起止年限：2002-2007系統芯片中新器件新工藝的基礎研究依托部門：教育部

首席科學家：張

興

北京大學

起止年限：2000-2005新型超高密度、超快速光信息存儲與處理的基礎研究依托部門：教育部

首席科學家：徐端頤

清華大學

起止年限：1999-2004國家自然科學基金重大研究計劃

《半導體集成化芯片系統基礎研究》2002年項目申請指南科學目標

“半導體集成化芯片系統基礎研究”是國家自然科學基金委員會組織實施的重大科學研究計劃。其宗旨在于：以超過當前國際微電子生產水平2至3代的芯片系統（SOC：systemonchip）需要解決的重要科學問題為研究對象，開展廣泛、深入的基礎研究，為我國2005年至2010年及其后的微電子科技與IC產業發展提供解決關鍵問題的科學方法，從而促進我國電子信息工業高速、持續地發展。“半導體集成化芯片系統基礎研究”反映了微電子領域在本世紀最現實、最迫切的發展方向，即由集成電路(IC)向集成系統(IS)方向的轉變。總經費為4000萬元清華大學電子系統與專用集成電路技術研究中心MOS多項目服務東南大學東南大學射頻與光電集成電路研究所MOS多項目服務MCPS北京大學北京大學微電子研究所西安交通大學西安交通大學微電子研究所合肥工業大學合肥工業大學微電子設計研究所教育部IC設計網上合作研究中心國內IC產業發展形勢到2001年12月29日，科技部先后批準了上海、西安、無錫、北京、成都、杭州、深圳等7個國家級芯片設計產業基地。廣州、青島、天津、成都、蘇州、珠海等地也紛紛上馬芯片廠，而且投資額、規模一個比一個大。我國集成電路產業已經形成了以上海為主的長江三角洲、深圳為主的珠江三角洲地區和北京為主的京津塘地區三個集成電路企業聚集區。2000年底，據統計全國芯片設計企業將近100家，但到2002年上半年，這個數字已經翻了一番，達到約200家。技術水準也實現了質的突破，從0.35-0.5微米上升到0.25-0.18微米，甚至0.13微米的技術產品也有人在開發，已形成包括芯片設計、芯片制造、封裝測試、設備制造、配套服務在內的完整半導體產業鏈和創新鏈。2000－－2001年對集成電路產業的投資將近400億元，是過去30年投資總和的2倍以上。2002年投資超過200億元。上海的集成電路協會有220個會員，其中外國獨資公司70個，集成電路設計公司有70家，芯片制造商7家，總投資93億美元，創造了全國50%以上集成電路產業的產值。

張江高科技園區力爭在10年內，引進20條芯片生產線，150家芯片設計企業，30家光掩膜、封裝測試企業，園區整個集成電路產業產值將達到上百億美元。世界上第一塊SPARC

V8系列專門應用于嵌入式實時領域的32位S698處理器芯片近日在珠海國家軟件產業基地留學生創業園歐比特（珠海）軟件工程有限公司一次性流片成功，并通過運行測試。它由中國人自己設計研制，這款內嵌64位浮點運算器是世界第一個登上SPARC

V8系列嵌入式處理器芯片領域制高點的高端產品，芯片主頻達133MHZ，支持Linux、RTEMS、ORION等操作系統，具有流水線處理結構，集成度高等特點。

上個世紀80年代以來，嵌入式處理器芯片技術從美國Intel公司的X86、Motorola公司的68K兩大系列分割天下，到近年來法國TEMIC公司SPARC

V7系列的成功超越，各國精英都在奮力搶占嵌入式處理器技術的制高點。

據悉，S698是繼國內“方舟”、“龍芯”、“眾志”處理器芯片之后，又一具有高技術檔次和自主知識產權的“中國芯”家族新成員，它的設計研制和運行測試成功，標志著世界嵌入式芯片技術在實際工程應用方面取得了重大突破。王志功說：

“目前制造工藝每年增長58%，設計能力每年只提高21%。這樣下去落差會越來越大”。臺灣省擁有的集成電路專業人員多達2萬，中國內地到2002年卻只有1.5萬人，1999年只有2000人，且大多集中于半導體領域，占75%，高層次的系統設計人才只有2000多人。而發達國家與地區的人才結構正好倒了過來——半導體占25%，其余75%是高層次的系統設計人才。根據我國集成電路產業的發展規劃，“十五”期間我國需要IC設計人才15萬，巨大的人才缺口已經成為制約國內芯片產業的瓶頸。現在一個剛畢業的本科生去當設計師，年薪可達到8萬元。“國外回來的高水準IC設計人員，年薪120萬元我也要。”南京斯威特集團董事長嚴曉群說。

專家對IC設計人才需求的看法IC設計師--未來10年最有前景的IT專業

上海預計到2005年有20條生產線，2010年增加到30條生產線，到2008年預計需要28萬IC設計人才。而上海市集成電路行業協會統計顯示：1998-2002五年間，上海微電子專業培養的IC人才累計不過1470人。根據北京市發展微電子產業的建設規劃，到2010年，北京市要逐步建成20條左右大規模高水平的芯片生產線，200家高水平的IC卡專業設計公司。據預測，北京市微電子產業將超過2000億元人民幣。美國IC設計人員40多萬。集成電路發展趁勢：目前仍以摩爾定律所揭示的規律向前發展，晶圓的面積也在不斷地加大，以軟／硬件協同設計、具有知識產權的內核（IP核）復用和超深亞微米技術為支撐的系統芯片(SystemonChip－SOC)是超大規模集成電路發展的趨勢和新世紀集成電路的主流。

IC產業技術發展經歷了電路集成、功能集成、技術集成，直到今天基于計算機軟硬件的知識集成，其目標就是將電子產品系統電路不斷集成到芯片中去，力圖吞噬整個產品系統。單芯片的嵌入式系統的出現，以單個芯片實現的產品系統不僅僅限于硬件系統，而是一個帶有柔性性能的軟、硬件集合體的電子系統。SoC是微電子領域IC設計的最終目標

多學科融合與滲透不同時代的設計方法學SOC設計方法學傳統的ASIC設計與深亞微米集成電路設計流程比較發展SOC面臨的主要問題設計復用。是一個關鍵問題。接口問題。時序收斂問題。互連線延遲越來越突出。設計驗證，最大的挑戰，70%的工作量。價格。工藝兼容性問題。也是一個關鍵問題。過細分工帶來的問題。設計語言問題。低功耗問題。核的分類與定義SoC由各種片上功能的嵌入式核組合而成。軟核

是用可綜合的RTL描述或者通用庫元件的網表形式表示的可復用模塊。用戶須負責實際的實現和版圖。固核

是指在結構和拓撲針對性能和面積通過版圖規劃，甚至可用某種工藝技術進行優化的可復用模塊。它們以綜合好的代碼或通過庫元件的網表形式存在。硬核

是指在性能、功率和面積上經過優化并映射到特定工藝技術的可復用模塊。它們以完整的布局布線的網表和諸如GDSII（一種版圖數據文件格式）格式的固定版圖形式存在。軟核固核軟核可復用性可移植性靈活性較高的可預言性和性能，短的上市時間，較高的價格及IP提供商的工作量特定功能核B特定功能核A特定功能核CA/D,D/APCITAPPLL膠聯邏輯存儲器微處理器核存儲器存儲器基于嵌入式核的SoC的一般結構存儲器系統說明文檔高層次算法模型軟/硬件劃分和任務分配劃分模型調度模型通信模型軟/硬件接口定義行為模型劃分RTL綜合硬件-軟件協同仿真/檢驗創建住址模型，分析與確認軟件設計要求用例分析子系統設計范例設計結構設計用例設計一般的軟硬件設計方法學定義核的設計要求（功能、接口、時序）開發行為模型并驗證劃分為子模塊子模塊的功能要求子模塊RTL綜合插入可測性設計子模塊集成約束條件面積功耗速度子模塊測試平臺滿足RTL代碼故障覆蓋率的測試軟核和固核的基于RTL綜合的設計流程SoC設計中的問題移值方法學

無網表核與版圖相關的步長寬長比例失配手繪版圖時序問題

時鐘重分配硬核寬度與間距不一致芯片多重布線導致的RC寄生效應

時序重驗證電路時序工藝與原始材料問題

非工業標準工藝特性

N阱襯底的連接

襯底原始材料端口與目標工藝的層間差異其它問題

混合信號設計不可移值模擬電路的精度功耗問題特征尺寸與芯片內部工作頻率

語言并發通信時序接口附注VHDLOK不足極好文本IEEE標準SDLOK極好不足文本/圖形ITU標準JAVA極好極好不足————C，C++N/AN/AN/A文本——SpecChart極好OK極好————StateChart極好不足OK圖形——PetriNet極好不足極好圖形——Esterel不足不足極好文本——系統設計說明的描述語言數字電路設計工具

分類

產品名制造商邏輯綜合器、靜態時序分析

BlastRTL美國MAGMA公司VHDL/Verilog-HDLSimulator（仿真工具）

Active-HDL美國Aldec公司混合語言仿真

NC-sim美國CadenceDesignSystems公司Verilog仿真器

Verilog-XLSystemC仿真器NC-SystemCVHDL仿真器

NC-VHDL物理綜合工具PKS超級綜合工具（帶有最優化配置功能）

BuildGatesExtremeVerilog仿真/VHDL編譯器VCS/Scirocco美國Synopsys公司RTL級邏輯綜合工具DCexpertVhdl/Verilog混合語法和設計規范檢查器

LEDA數字電路設計工具(續）

分類

產品名制造商FPGA綜合器

SynplifyPRO美國Synplicity公司物理綜合Amplify測試與原型驗證

CertifySCVHDL/Verilog-HDL仿真工具ModelSim美國MentorGraphics公司Verilog-HDL仿真工具TauSim美國TauSimulation公司HardwareAcceleratorARES美國IKOSSystems公司StaticTimming解析工具

EinsTimer美國IBM公司邏輯Simulator(仿真)

Explore美國Aptix公司Xcite美國AxisSystems公司VirtuaLogic美國IKOSSystems公司VIVACE美國MentorGraphics公司功耗解析/最優化工具（RTL）WattSmith美國Sente公司邏輯驗證工具（測試向量生成）SpecmanElite美國VerisityDesign公司數字電路設計工具（續）

分類

產品名制造商CODE?COVERAGE工具，狀態COVERAGE工具

VerificationNavigator/StateNavigator美國TransEDA公司Formal?Verifier（等價性評價）

BoolesEye美國IBM公司Tuxedo美國VerplexSystems公司HDL調試工具Debussy美國NovasSoftware公司電路合成工具，行為級合成工具（VHDL編程）

BooleDozer美國IBM公司HighLevel電路合成工具

eXplorationsTools美國Explorations公司RTL設計

TeraForm美國TeraSystems公司

模擬/數.模混合信號電路設計工具

分類

產品名制造商模擬電路Simulator（仿真工具）

T-SpicePro美國TannerResearch公司SmartSpice美國SilvacoInternational公司Eldo美國MentorGraphics公司電路圖仿真/物理設計環境

COSMOSSE/LE美國Synopsys公司數字/模擬混合信號仿真

HSPICE/NanoSim混合信號?Simulator（仿真工具）

ICAP/4美國intusoft公司混合信號?Simulator（仿真工具），RF電路Simulator（仿真工具），AnalogMacroLibraryADVance，CommLib美國MentorGraphics公司StaticNoise解析工具（混合信號）

SeismIC美國CadMOSDesignTechnology公司模擬/數.模混合信號電路設計工具（續）

分類

產品名制造商原理圖輸入

OrcadCaptureCIS,美國CadenceDesignSystems公司ConceptHDLCaptureCIS,原理圖仿真

PspiceNCDesktop分類

產品名制造商Hard/Soft協調設計工具

CiertoVCCEnvironment美國CadenceDesignSystems公司ArchGen美國CAEPlus公司eArchitect美國ViewlogicSystems公司Hard/Soft協調驗證工具

SeamlessCVE美國MentorGraphics公司Hard/Soft協調設計工具LSILayout設計工具分類

產品名制造商寄生電容/阻抗提取工具

DISCOVERY美國SilvacoInternational公司IC版圖設計MyChipStationTMV6.4美國MyCAD公司寄生電容/寄生阻抗提取工具，延遲計算工具

SWIM/InterCal美國AspecTechnology公司寄生電容/阻抗提取工具，回路Simulator（仿真工具），Layout變換工具

Spicelink，Ansoftlinks美國Ansoft公司物理版圖編輯器Virtuoso-XLLayoutEditor美國CadenceDesignSystems公司交互式物理版圖驗證工具Diva美國SilvacoInternational公司信號完整性時序分析工具SignalStorm美國MyCAD公司LSILayout設計工具（續）分類

產品名制造商ModelGeneratorCLASSIC-SC美國CadabraDesignAutomation公司Layout設計工具（帶有電路合成功能）

BlastFusion美國Magma公司Layout設計工具

DOLPHIN美國MontereyDesignSystems公司L-EditPro美國MontereyDesignSystems公司MyChipStation美國TannerResearch公司CELEBRITY,Expert美國MyCAD公司相位ShiftMask設計工具，OPC設計工具，Mask測試工具iN-Phase/TROPiC/CheckIt美國SilvacoInternational公司版圖寄生參數提取工具Star-RC美國Avanti公司

邏輯仿真與版圖設計

熊貓系統2000中國華大測試工具

分類

產品名制造商Test-Pattern變換工具

TDSiBlidge/SimValidator美國FluenceTechnology公司Test設計工具

TestBench美國IBM公司TDX美國FluenceTechnology公司Test解析工具（混合信號）

TestDesigner美國intusoft公司印刷電路版設計工具分類

產品名制造商高速PCB設計與驗證

SPECCTRAQuest美國CadenceDesignSystems公司PCB設計用自動配置,配線工具

AllegroSPECCTRAPCB設計

OrcadLayoutPCB用溫度解析工具

PCBThermal美國Ansoft公司面向焊接的PCB用溫度解析工具

PCBSolderSim美國Ansoft公司PCB用振動?疲勞解析工具

PCBVibrationPlus/PCBFatigue美國Ansoft公司PCB/MCM用寄生電容/阻抗提取工具，回路Simulator（仿真工具）

PCB/MCMSignalIntegrity美國Ansoft公司印刷電路版設計工具（續）分類

產品名制造商封裝(Package)設計工具AdvancedPackagingDesigner/Ensemble美國CadenceDesignSystems公司封裝(Package)用溫度解析工具HybridThermal美國Ansoft公司封裝(Package)用寄生電容/寄生阻抗提取工具TurboPackageAnalyzer美國Ansoft公司PCB設計工具ePlanner美國ViewlogicSystems公司其它工具分類

產品名制造商AC/DC設計?解析工具MotorExpert韓國jasontech公司工藝?Simulator（仿真工具）ATHENA美國SilvacoInternational公司器件?Simulator（仿真工具）ATLAS美國SilvacoInternational公司器件模擬工具工藝模擬工具

Medici,

Davinci,

TSUPREM美國Avanti公司射頻與微波設計ADS美國Agilent公司信號處理系統級設計工具SPW4.8美國CadenceDesignSystems公司數字信號處理和通信產品的系統級設計工具Matlab/Simulink美國Mathworks公司(代理：九州恒潤)PLD開發系統分類

產品名制造商可編程邏輯電路開發工具MAXPLUSⅡ美國ALTERA公司可編程邏輯電路（含SOPC）開發工具QUARTUS可編程邏輯電路開發工具ISPexpert/ispLEVERv3.0美國Lattice公司可編程邏輯電路開發工具ISE5.2iFoundation

美國Xinlinx公司可編程邏輯電路開發工具

ActelDesignerR1-2003美國ACTEL公司硬件描述語言HDL的現狀與發展

硬件描述語言HDL是一種用形式化方法描述數字電路和系統的語言。利用這種語言，數字電路系統的設計可以從上層到下層（從抽象到具體）逐層描述自己的設計思想，用一系列分層次的模塊來表示極其復雜的數字系統。然后，利用電子設計自動化（EDA）工具，逐層進行仿真驗證，再把其中需要變為實際電路的模塊組合，經過自動綜合工具轉換到門級電路網表。接下去，再用專用集成電路ASIC或現場可編程門陣列FPGA自動布局布線工具，把網表轉換為要實現的具體電路布線結構。

HDL的發展至今已有20多年的歷史，并成功地應用于設計的各個階段：建模、仿真、驗證和綜合等。到20世紀80年代，已出現了上百種硬件描述語言。20世紀80年代后期，VHDL和VerilogHDL語言適應了面向設計的多領域、多層次并得到普遍認同的標準硬件描述語言趨勢和要求，先后成為IEEE標準。

幾種代表性的HDL語言

1.VHDL

早在1980年，因為美國軍事工業需要描述電子系統的方法，美國國防部開始進行VHDL的開發。1987年，VHDL成為IEEE標準：IEEEStd1076-1987。應當注意，起初VHDL只是作為系統規范的一個標準，而不是為設計而制定的。增加了一些新的命令和屬性。1993年成為：IEEEStd1164-93。

雖然有“VHDL是一個4億美元的錯誤”這樣的說法，但畢竟是一個國際標準，它確實比較麻煩，而且其綜合庫至今也沒有標準化，不具有晶體管開關級的描述能力和模擬設計的描述能力。目前的看法是，對于特大型的系統級數字電路設計，VHDL是較為合適的。

在底層的VHDL設計環境是由VerilogHDL描述的器件庫支持的，Verilog和VDHL的兩個國際組織OVI、VI正在籌劃這一工作，準備成立專門的工作組來協調VHDL和VerilogHDL語言的互操作性。OVI也支持不需要翻譯，由VHDL到Verilog的自由表達。2.VerilogHDL

VerilogHDL是在1983年，由GDA（GateWayDesignAutomation）公司的PhilMoorby首創的。PhilMoorby后來成為Verilog-XL的主要設計者和Cadence公司的第一合伙人。在1984~1985年，PhilMoorby設計出了第一個名為Verilog-XL的仿真器；1986年，他對VerilogHDL的發展又作出了另一個巨大的貢獻：提出了用于快速門級仿真的XL算法。

隨著Verilog-XL算法的成功，VerilogHDL語言得到迅速發展。1989年，Cadence公司收購了GDA公司，VerilogHDL語言成為Cadence公司的私有財產。1990年，Cadence公司決定公開VerilogHDL語言，于是成立了OVI（OpenVerilogInternational）組織，負責促進VerilogHDL語言的發展。基于VerilogHDL的優越性，IEEE于1995年制定了VerilogHDL的IEEE標準，即IEEEStd1364-1995；2001年發布了IEEEStd1364-2001標準。在這個標準中，加入了VerilogHDL-A標準，使Verilog有了模擬設計描述的能力。3.Superlog

Verilog語言的首創者PhilMoorby和PeterFlake等硬件描述語言專家，在一家叫Co-DesignAutomation的EDA公司進行合作，開始對Verilog進行擴展研究。1999年，Co-Design公司發布了SUPERLOGTM系統設計語言，同時發布了兩個開發工具：SYSTEMSIMTM和SYSTEMEXTM。一個用于系統級開發，一個用于高級驗證。2001年，Co-Design公司向電子產業標準化組織Accellera發布了SUPERLOG擴展綜合子集ESS，這樣它就可以在今天Verilog語言的RTL級綜合子集的基礎上，提供更多級別的硬件綜合抽象級，為各種系統級的EDA軟件工具所利用。

至今為止，已超過15家芯片設計公司用Superlog來進行芯片設計和硬件開發。Superlog是一種具有良好前景的系統級硬件描述語言。但是不久前，由于整個IT產業的滑坡，EDA公司進行大的整合，Co-Design公司被Synopsys公司兼并，形勢又變得撲朔迷離。

4.SystemC

隨著半導體技術的迅猛發展，SoC已經成為當今集成電路設計的發展方向。在系統芯片的各個設計中，像系統定義、軟硬件劃分、設計實現等，集成電路設計界一直在考慮如何滿足SoC的設計要求，一直在尋找一種能同時實現較高層次的軟件和硬件描述的系統級設計語言。

SystemC正是在這種情況下，由Synopsys公司和CoWare公司積極響應目前各方對系統級設計語言的需求而合作開發的。1999年9月27日，40多家世界著名的EDA公司、IP公司、半導體公司和嵌入式軟件公司宣布成立“開放式SystemC聯盟”。著名公司Cadence也于2001年加入了SystemC聯盟。SystemC從1999年9月聯盟建立初期的0.9版本開始更新，從1.0版到1.1版，一直到2001年10月推出了最新的2.0版。

在2001年舉行的國際HDL會議上，與會者就使用何種設計語言展開了生動、激烈的辯論。最后，與會者投票表決：如果要啟動一個芯片設計項目，他們愿意選擇哪種方案?結果，僅有2票或3票贊成使用SystemC、Cynlib和CLevel設計；而Superlog和Verilog各自獲得了約20票。至于以后會是什么情況，連會議主持人JohnCooley也明確表示：“5年后，誰也不知道這個星球會發生什么事情。”

各方人士各持己見：為Verilog辯護者認為，開發一種新的設計語言是一種浪費；為SystemC辯護者認為，系統級芯片SoC快速增長的復雜性需要新的設計方法；C語言的贊揚者認為，Verilog是硬件設計的匯編語言，而編程的標準很快就會是高級語言，CynlibC++是最佳的選擇，它速度快、代碼精簡；Superlog的捍衛者認為，Superlog是Verilog的擴展，可以在整個設計流程中僅提供一種語言和一個仿真器，與現有的方法兼容，是一種進化，而不是一場革命。

關于HDL的一次國際討論會

系統級（system）——用語言提供的高級結構實現算法運行的模型；

算法級（algorithm）——用語言提供的高級結構實現算法運行的模型；

RTL級（RegisterTransferLevel）——描述數據在寄存器之間流動和如何處理、控制這些數據流動的模型。（以上三種都屬于行為描述，只有RTL級才與邏輯電路有明確的對應關系。）

門級（gate-level）——描述邏輯門以及邏輯門之間的連接模型。（與邏輯電路有確切的連接關系。以上四種，數字系統設計工程師必須掌握。）

開關級（switch-level）——描述器件中三極管和存儲節點以及它們之間連接的模型。（與具體的物理電路有對應關系，工藝庫元件和宏部件設計人員必須掌握。）

目前可取可行的策略和方式微電子設計工業的設計線寬到0.13μm這個目標后，90%的信號延遲將由線路互連所產生。以后，EDA業界將在以下三個方面開展工作。①

互用性標準。所有解決方案的基礎，是設計工具開發過程的組件——互用性標準。我們知道，EDA工業采用的是工業上所需要的標準，而不管標準是誰制定的。但是，當今市場的迅速發展正在將優勢轉向那些提供標準時能做到快速適應和技術領先的組織。處于領先的公司正在有目的地向這方面投資，那些沒有參加開發這些標準的公司則必須獨自承擔風險。②

擴展其高級庫格式（ALF）標準，使其包含物理領域的信息，是EDA開發商可以致力于解決互連問題的算法，從而使電路設計者在解決設計收尾工作時，不再受到這個問題的困擾。

③

制定新的系統級設計語言標準。標準化系統芯片的設計工具和語言，使SoC真正達到第三次微電子設計革命浪潮。

未來發展和技術方向我國發展的戰略選擇

1.為了實現我國的芯片設計自主化，必須夯實基礎，在結合VHDL的基礎上，推廣VerilogHDL設計語言，使硬件設計的底層單元庫可以自主研制；

2.根據目前芯片系統的發展趨勢，對系統級語言進行比較研究，在Suoerlog、SystemC等語言中做出選擇，并進行相關工具的推廣，以及與相關企業進行合作等；

3.

深入HDL語言的綜合和仿真等模型的研究，努力在與國外合作的基礎上，建立自主知識產權的EDA公司；

4.積極加入EDA目前正在進行的標準化工作，做到了解、學習、應用、吸收、參與并重；

5.政府積極加入，重視產、學、研的合作，開展卓有成效的發展模式。

前端設計初級（F101）

培訓內容：1、計算機操作系統UNIX應用

2、數字電路邏輯設計

3、硬件描述語言HDL和邏輯綜合初步

4、集成電路設計導論及流程

5、半導體器件原理及集成電路概論

6、項目設計實踐（C）

準入條件：理工科專科以上學歷（有電子工程或計算機背景為佳）；大學英語四級或大專英語三級。

======================================================================================

前端設計中級（F201）

培訓內容：1、CMOSVLSI設計原理

2、ASIC設計導論

3、數字系統設計與FPGA現場集成

4、可測性設計

5、項目設計實踐

準入條件：通過前端設計初級考核或相當水平。

=============================================后端設計初級（B101）

培訓內容：1、計算機操作系統UNIX應用基礎

2、半導體器件原理及集成電路概論

3、集成電路設計導論及流程

4、版圖設計知識

5、版圖設計工具及使用方法

6、項目設計實踐（C）

準入條件：理工科專科以上學歷（有電子工程或計算機背景為佳）；大學英語四級或大專英語三級==================================================

后端設計中級（B201）

培訓內容：1、CMOS集成電路設計原理

2、ASIC設計導論

3、IC布局布線設計

4、版圖驗證和提取

5、可測性設計

6、項目設計實踐

準入條件：通過后端設計初級考核或相當水平。=================================

FPGA設計與驗證(初級)（FP101）

培訓內容：1、數字電路邏輯設計

2、CMOS集成電路設計原理

3、硬件描述語言HDL及FPGA設計方法

4、FPGA現場集成

5、項目設計實踐(C)

準入條件：學員應具有理工科專科以上學歷(有電子工程或計算機等相關專業背景為佳)

=================================================芯片測試（N101）

培訓內容：1、半導體器件原理其集成電路制造概論

2、集成電路設計導論及流程

3、集成電路測試知識

4、集成電路測試工具及使用方法

5、項目設計實踐(C)

準入條件：學員應具有理工科專科以上學歷(有電子工程或計算機等相關專業背景為佳)

=================================================上海交大IC設計工程碩士課程設置

1.模擬集成電路理論與設計

2.計算機系統與結構

3.數字信號處理系統的設計與實踐

4.數字集成電路理論與設計(VLSII)

5.半導體物理和器件物理學

6.算法分析與設計

7.集成系統芯片(SOC)設計方法學導論

8.VLSI測試方法學

9.微電子電路的計算機輔助設計

10.集成電路工藝原理與實驗

11.嵌入式系統與結構

12.射頻與高速集成電路分析與設計

13.集成電路高級綜合技術

14.集成電路版圖設計