11第3章基于ARM9處理器的硬件開發平臺

工欲善其事，必先利其器。

2本章內容

3.1ARM9微處理器1

3.2三星S3C2410處理器概述23.3S3C2410處理器單元電路設計

3

3.4存儲器設計43.5JTAG調試接口設計53.6博創UP-NETARM2410-S嵌入式平臺簡介6123456333簡介本章主要介紹基于ARM9處理器的硬件開發平臺。為便于讀者對比理解，首先將ARM9處理器與工業控制領域常見的ARM7處理器進行了比較，接下來對基于ARM920T內核的32位RISC處理器三星S3C2410X進行了概要介紹。詳細分析了S3C2410X處理器的單元電路設計、存儲器設計以及JTAG調試接口設計，概述了博創UP-NETARM2410-S嵌入式開發平臺的硬件組成和功能，最后在“通過JTAG燒寫FLASH”的項目訓練對UP-NETARM2410-S嵌入式開發平臺有了更加深入地認識。443.1ARM9微處理器

ARM7系列處理器屬于ARM家族的低端處理器，但為眾多關注低成本和低功耗的消費類嵌入式設備應用提供了大量支持。3.1.1

ARM9與ARM7處理器的比較

ARM7系列55ARM7系列處理器采用ARMV4T版本的結構，具有小型、快速和低能耗等特性。其體系結構一般具有三級流水線，時鐘速度一般為20MHz~133MHz，平均功耗每MHz僅為0.6mW，每條指令平均執行1.9個時鐘周期，處理速度為0.9MIPS/MHz。

66目前市場上使用較多的ARM7處理器芯片包括：Samsung公司的S3C44B0X與S3C4510處理器、恩智浦半導體(NXPSemiconductors)公司的LPC2000系列微控制器、Atmel公司的AT91FR40162系列處理器、Cirrus公司的EP73xx系列等。

772.ARM9系列

ARM9系列是高性價比、低功耗、應用廣泛的32位RISC結構嵌入式微處理器。ARM9系列微處理器時鐘速度一般為120MHz~200MHz，每條指令平均執行1.5個時鐘周期，處理速度為1.1MIPS/MHz，指令執行效率更高。ARM9處理器采用ARMV4T哈佛（Harvard）體系結構，程序指令和數據的物理存儲空間完全分開。88ARM9支持32位ARM指令集和16位Thumb指令集，支持32位的高速AMBA總線接口；支持數據Cache和指令Cache，具有更高的指令和數據處理能力；支持包括Linux、WindowsCE、μC/OSⅡ、VxWorks等多種主流嵌入式操作系統。993.ARM9與ARM7處理器的區別

(1)ARM9系列處理器和ARM7系列處理器的最大區別就是指令執行過程由取指、譯碼和執行3級流水線提高至取址、譯碼、執行、數據存儲器/數據cache訪問和寄存器回寫5級流水線。

(2)ARM7TDMI采用了馮·諾依曼體系架構，指令和數據共用信號總線以及存儲器；ARM9TDMI采用了哈佛體系結構，指令和數據各使用一條總線。

1010(3)相對于ARM7TDMI，ARM9TDMI可以完全執行V4和V4T的未定義異常指令擴展空間上的指令集，這些指令擴展空間包括：算術指令擴展空間、控制指令擴展空間、協處理器指令擴展空間和加載/存儲擴展空間。(4)ARM7TDMI一般沒有內存管理單元MMU(MemoryManagementUnit)和緩存Cache，所以僅支持那些不需要MMU和Cache的嵌入式操作系統，如uCLinux。ARM9支持全性能的MMU，采用哈佛結構，支持數據Cache和指令Cache，可以更好的支持像Linux、WinCE這樣的多線程、多任務的操作系統。11113.1.2ARM920T簡介1.ARM920T的工作狀態ARM920T微處理器支持字節、半字、字三種數據類型。其工作狀態一般有兩種，第一種為ARM狀態，處理器使用32位高性能ARM指令集執行32位的、字對齊的ARM指令；第二種為Thumb狀態，處理器使用16位高代碼密度Thumb指令集執行16位的、半字對齊的Thumb指令。

12122.ARM920T的存儲器格式

ARM920T核將存儲器看作是從零地址開始的字節的線性組合。從0字節到3字節放置第一個存儲的字數據，從第4個字節到第7個字節放置第二個存儲的字數據，依次排列。1313ARM920T體系結構可以使用大端格式和小端格式兩種方法存儲字數據。大端格式中的字數據的高字節存儲在低地址中，而字數據的低字節則存放在高地址中，如圖3.7所示。與大端存儲格式相反，在小端存儲格式中，低地址中存放的是字數據的低字節，高地址存放的是字數據的高字節。ARM9默認使用的存儲模式是小端存儲格式，即“高對高，低對低”的模式。

14143.ARM920T的運行模式

ARM920T微處理器可支持七種運行模式，分別為：用戶模式（usr）：ARM處理器正常的程序執行狀態；快速中斷模式（fiq）：用于高速數據的傳輸或通道處理；外部中斷模式（irq）：用于通用的中斷處理；管理模式（svc）：操作系統使用的保護模式；數據訪問終止模式（abt）：當數據或指令預取終止時進入該模式，可用于虛擬存儲及存儲保護；系統模式（sys）：運行具有特權的操作系統任務；未定義指令中止模式（und）：當未定義的指令執行時進入該模式，可用于支持硬件協處理器的軟件仿真。15154.ARM920T的寄存器組織ARM920T微處理器共有37個32位寄存器，其中包括31個通用寄存器和6個狀態寄存器。需要注意的是，這些寄存器并不是同時可見的，具體哪些寄存器可編程訪問要取決于微處理器的工作狀態和運行模式。16165.程序狀態寄存器

ARM920T微處理器包含一個當前程序狀態寄存器CPSR(CurrentProgramStatusRegister)，此外還有五個程序狀態保存寄存器SPSRs(SavedProgramStatusRegisters)用于中斷處理。

17173.2三星S3C2410X處理器概述

S3C2410X是韓國三星公司的一款基于ARM920T內核和0.18μmCMOS工藝的32位RISC嵌入式微處理器，主要面向手持設備以及高性價比、低功耗的應用，為手持設備和通用嵌入式系統應用提供了片上集成系統解決方案。

3.2.1S3C2410X微處理器

1818該處理器采用5級流水線和哈佛結構，其最大工作頻率可達203MHz，運算功能強大。S3C2410X內部分別有獨立的16KB指令緩存和16KB數據緩存，具有存儲器管理單元（MMU），支持SDRAM、靜態存儲器以及NANDFlash。提供了一套較完整的通用外圍設備接口，可支持Linux、uC/OSⅡ、WindowsCE等多種操作系統的移植。1919S3C2410X微處理器處理器內部結構較復雜，集成了大量的功能單元，比較重要的片上功能模塊還包括：1.8V內核供電，3.3V存儲器供電，帶16KB指令緩存I-Cache/16KB數據緩存D-Cache/MMU的3.3V外部I/O微處理器；內置外部存儲器控制器（SDRAM控制和芯片選擇邏輯）；集成1個LCD控制器（最大支持4K色的STN和256K色TFT的LCD），并帶有1個通道的LCD專用DMA控制器；20204通道DMA并有外部請求引腳；3通道UART（支持IrDA1.0、16字節發送FIFO及16字節接收FIFO）/2通道SPI接口；1通道多主IIC總線控制器和1通道IIS總線控制器；兼容SD主機接口1.0版及MMC卡協議2.11兼容版；2個USB主機接口/1個USB設備接口（1.1版本）；21214通道PWM定時器和1通道內部定時器；看門狗定時器；117位通用I/O口/24通道外部中斷源；電源控制模式：具有正常、慢速、空閑及電源關閉模式；8通道10位ADC接口和觸摸屏接口；帶日歷功能的實時時鐘控制器（RTC）；具有PLL的片上時鐘發生器；22221.S3C2410X的體系結構2.系統管理器3.NANDFlash啟動引導4.Cache緩沖存儲器5.時鐘和電源管理6.中斷控制7.具有脈沖寬度調制功能（PWM）的定時器8.通用I/O端口3.2.2S3C2410X微處理器工作原理

23239.通用串行異步通訊口（UART）10.DMA控制器11.A/D轉換器和觸摸屏接口12.LCD控制器STNLCD顯示特性13.TFT彩色顯示屏特性14.看門狗定時器15.I2C總線接口16.IIS總線接口17.SD主機接口18.SPI接口2424S3C2410X芯片采用了272-FBGA的封裝形式，這272個引腳可以分為17個功能部分進行定義。分別是：數據/地址總線及其控制信號、A/D模數轉換控制信號、CLOCK時鐘信號、Timmer定時器、電源及復位信號、DMA通道、NandFlash控制信號、SDRAM/SRAM控制信號、USB控制信號、JTAG調試信號、中斷控制信號、異步串行口UART信號、高速同步串行口SPI信號、IIC、IIS總線控制信號、SD卡控制信號、LCD信號、觸摸屏信號。3.3S3C2410X處理器單元電路設計

3.3.1S3C2410X芯片主要引腳的定義2525S3C2410X芯片共需要兩種電源：第一種是內核工作所需的1.8V直流穩壓電源，也是維持系統時鐘及狀態寄存器保持數據所需的電源；第二種是大部分外圍元件工作時所需的3.3V直流穩壓電源。為了簡化系統的電源電路的設計，可以使用高質量的5V直流穩壓電源，經過DC-DC轉換器得到1.8V與3.3V的電壓。3.3.2電源和復位電路2626復位電路在系統設計中也發揮著重要作用，主要完成系統的上電復位和系統正常運行時用戶的按鍵復位。所設計的系統復位電路使用了MAX811T復位芯片，nRESET連接到S3C2410X芯片的復位引腳nRESET。通過調整R1和C1的參數，可以調整復位狀態的時間。27273.3.3晶振電路設計在本系統中使用外部晶振電路提供外接時鐘信號。S3C2410X芯片的XTIpll和XTOpll是內部振蕩電路晶振的輸入和輸出，需要接12MHz的晶振；XTIrtc和XTOrtc引腳是RTC定時器晶振的輸入和輸出，需要接32.768KHz的晶振。其中12MHz的晶振頻率經過S3C2410X片內的PLL電路進行頻率放大后，可以以較低的外部時鐘信號獲得較高的工作頻率，系統最高可運行到203MHz。

28283.3.4串口和USB接口電路S3C2410X最小系統可以通過多種接口與外界進行數據通信，其中比較常用的接口是UART和USB。利用UART和USB接口可以完成Flash燒寫、操作系統移植、程序下載等任務。

2929S3C2410X芯片內建了2個USB主設備接口，1個USB從設備接口。USB主設備：2個USB主設備接口；遵守OHCIRev.1.0標準；兼容USBver1.1規范；USB從設備：1個USB從設備接口；具備5端點USB設備；兼容USBver1.1規范；30303.4存儲器設計S3C2410X芯片可與ROM連接構建成8位、16位或32位的存儲器系統。32位的存儲器系統具有良好的性能，而16位的存儲器系統具有較好的成本和功耗優勢。3.4.1ROM接口電路設計31313.4.2Flash接口電路設計常用的Flash存儲器一般為8位或16位數據寬度，采用3.3V的編程電壓。本系統中的NANDFlash存儲器選用SAMSUNG公司的K9F1208，存儲容量為64MB。K9F1208的ALE和CLE引腳分別接至S3C2410X芯片的ALE和CLE引腳，WE、CE、RE引腳分別接至S3C2410X芯片的nFWE、nFCE和nFRE引腳，8位I/O[0:7]引腳分別接至S3C2410X芯片的低8位數據總線[DATA0:DATA7]。

32323.4.3SDRAM接口電路設計SDRAM工作時所需要的信號包括時鐘信號使能（SCKE）、時鐘信號（SCLK）、地址使能（SRAS）、列地址使能（SCAS）、BANK地址激活信號、片選（SCS）和讀寫（WE）信號等。本系統中選用兩片單片數據寬度為16位、單片容量為32MB的K4S641632并聯構成32位64MB的SDRAM存儲器系統。K4S641632與S3C2410X芯片連接時，SDRAM只能在BANK6與BANK7中接入，因此S3C2410X需要使用nGCS6或nGCS7片選信號進行控制。33333.5JTAG調試接口設計JTAG是JointTestActionGroup（聯合測試行為組織）的首字母簡寫，是一種國際標準測試協議。JTAG于1990年被IEEE批準為IEEE1149.1-