《數字電子技術》課程復習文漢云計算機科學院2013年6月27日2/4/20231題型介紹一、填空題(1分×20空=20分）二、選擇題（2分×5題=10分）三、簡答題（5分×4題=20分）四、分析題(組合12分+時序13分=25分）五、設計題（組合10分+時序15分=25分）2/4/20232方法一：代數化簡法（教材P13）基本公式，常用公式，三個規(guī)則

依賴于對公式的熟練方法二：卡諾圖化簡法

卡諾圈的畫法——2N個最小項充分利用無關項一、邏輯函數化簡2/4/202331.用卡諾圖法化簡：一、邏輯函數化簡2/4/20234（2）化簡函數

一、邏輯函數化簡若要求此函數的反函數和對偶式，如何求？2/4/20235（3）化簡F3=F4=F3答案F4答案2/4/20236F3=BCF4=返回2/4/20237二、簡答題1、教材P113-114：加法器的VHDL語言描述如果是三態(tài)門應該如何描述？請參考教材P76，【例3-2】2/4/202382、試畫出維持阻塞（負邊沿觸發(fā)）D觸發(fā)器在下圖所示波形作用下的Q端波形。觸發(fā)器初始狀態(tài)為0。2/4/20239解：如果是JK觸發(fā)器？參考教材P144-145【例5-3】2/4/2023103、試用74LS138實現邏輯函數。以教材P103【例4-5】為例。如果是要求用74LS151實現邏輯函數，參閱教材P121【例4-8】。2/4/202311所謂組合邏輯電路的分析，就是根據給定的邏輯電路圖，求出電路的邏輯功能。分析的主要步驟如下：

(1)由邏輯圖寫表達式；

(2)化簡表達式；

(3)列真值表；

(4)描述邏輯功能。四、組合電路的分析與設計2/4/202312

組合邏輯電路的設計方法組合邏輯電路的設計步驟：

(1)分析設計要求，設置輸入輸出變量并邏輯賦值；

(2)列真值表；

(3)寫出邏輯表達式，并化簡；

(4)畫邏輯電路圖。與分析過程相反，組合邏輯電路的設計是根據給定的實際邏輯問題，求出實現其邏輯功能的最簡單的邏輯電路。返回2/4/2023131.分析所示電路，其中X為控制端，F為輸出，分析此電路邏輯功能四、組合電路的分析與設計2/4/202314解:（1）由圖寫出函數F的表達式并化簡如下：

（2）列真值表（3）功能描述如下：

X=0完成判奇功能。

X=1完成邏輯一致判斷功能。四、組合電路的分析與設計2/4/2023152.設計一個帶控制端的組合邏輯電路，控制端X=0時，實現F=A+B，控制端X=1時，實現F=AB，請用74LS138和必要的門電路實現。四、組合電路的分析與設計2/4/202316解：解：(1)真值表——見右表(2)卡諾圖——自己畫(3)寫出函數式(4)畫電路圖XABF00000011010101111001101111011110四、組合電路的分析與設計2/4/202317如果用74LS151實現，請自己畫出圖來！四、組合電路的分析與設計2/4/2023183.使用七段集成顯示譯碼器74LS48和數碼管組成一個6位數字的譯碼顯示電路，要求將003.470顯示成3.47，各片74LS48的控制端應如何處理？（1）寫出設計思路；（2）在下面的圖上畫出連線圖。（注：不考慮小數點的顯示）2/4/2023198421BCD碼2/4/202320解題思路：本題的知識要點是RBO=RBI+A3+A2+A1+A0，即當RBI=0，同時A3~A0全為0時，顯示譯碼器74LS48實現滅零，同時RBO也為0。因此，要實現非有效數字滅零，可將前級的RBO作為本級的RBI，本級的RBO作為下級的RBI，同時從整數和小數向小數點處連接，如此，非有效數將實現滅零，直到某一片74LS48輸入不全為0，則下一級RBI≠0，不滅零。參見教材P104【表4-8】2/4/202321實際工程中，當整數部分和小數部分都為零，即0.0時，為了不黑屏，常常將最低位的整數顯示為“0”，此時要將最低位整數的RBI接高電平“1”×2/4/202322五、時序電路的分析與設計時序邏輯電路的分析：根據已經給定的邏輯電路圖，找出在輸入信號和時鐘信號作用下電路狀態(tài)和電路輸出的變化規(guī)律，從而得到電路的邏輯功能。基于觸發(fā)器的時序邏輯電路的分析步驟：（1）分析電路組成，寫出三個向量函數（驅動方程、時鐘方程和輸出方程）。（2）求每個觸發(fā)器的狀態(tài)方程。

（3）列狀態(tài)轉換真值表，畫狀態(tài)轉換圖。

（4）分析確定邏輯功能。2/4/202323分析過程示意圖如下

給定電路寫時鐘方程輸出方程驅動方程狀態(tài)方程特性方程計算CP觸發(fā)沿狀態(tài)表時序圖狀態(tài)圖概括邏輯功能2/4/2023241、試分析圖如下電路是幾進制計數器，畫出各觸發(fā)器輸出端的波形圖，設初始狀態(tài)為0。五、時序電路的分析與設計2/4/202325解：五進制計數器重點弄清教材P163【例6-1】五、時序電路的分析與設計2/4/2023262.分析以下時序電路，要求：（1）寫出電路的驅動方程、輸出方程和狀態(tài)方程，畫出其狀態(tài)表；（2）設電路的初始狀態(tài)為1，畫出在X和CP作用下的Q和Z端的波形圖。2/4/202327解：驅動方程：D=X·Qn，輸出方程：Z=X+Qn,由D型觸發(fā)器的特征方程Qn+1=D可得其狀態(tài)方程，

Qn+1=D=X·Qn2/4/202328

XQn+1/ZQn0100/00/110/11/12/4/202329Z=X+QnQn+1=X·Qn2/4/202330基于觸發(fā)器的時序邏輯電路設計設計是分析的逆過程，按照給出的具體邏輯問題，設計實現這一邏輯功能的邏輯電路。采用觸發(fā)器設計時序邏輯電路的一般步驟：⑴畫原始狀態(tài)轉換圖或狀態(tài)轉換表⑵狀態(tài)化簡⑶確定觸發(fā)器的數目、類型、狀態(tài)分配（狀態(tài)編碼）根據2n≥M>2n-1

，確定觸發(fā)器的數目⑷求出驅動方程和輸出方程⑸按照驅動方程和輸出方程畫出邏輯圖。⑹檢查所設計的電路能否自啟動2/4/2023311、試用74161設計一個同步十進制計數器，要求采用兩種不同的方法。2/4/202332第一種方案：設從Q3Q2Q1Q0＝0000狀態(tài)開始計數，取D3D2D1D0=0000。①采用置數控制端獲得N進制計數器一般都從0開始計數。寫出SN-1

的二進制代碼為SN-1

＝S10-1

＝S9

＝1001②寫出反饋歸零（置數）函數。由于計數器從0開始計數，應寫反饋歸零函數2/4/202333③畫圖2/4/202334第二種方案：利用后10個狀態(tài)0110～1111，取D3D2D1D0

＝0110，反饋置數信號從進位輸出端CO取得。取狀態(tài)S15=1111，此時正好CO=1，經非門，可取代與非門。2/4/202335如果利用CR端清零如何實現？2/4/2023362.使用74LS161和74LS138及適當的邏輯門設計一個控制電路。要求紅、綠、黃3種顏色的燈在時鐘信號的作用下，狀態(tài)轉換順序如下表所示。表中的1表示“亮”，0表示“滅”，要求電路能自啟動。五、時序電路的分析與設計2/4/202337CP順序紅黃藍綠000001101120100300014110151010601107100180000