第四章存儲系統4.1概述4.2常用存儲器芯片的連接使用4.3動態讀寫存儲器(DRAM)4.4存儲卡4.1概述作用：存放待加工的原始數據和中間計算結果以及系統或用戶程序等。

4.1.1存儲器的分類

根據存儲器是設在主機內部還是外部，可將其分為內部存儲器(簡稱內存)和外部存儲器(簡稱外存)。內存——存放當前運行的程序和數據。特點：快，容量小，隨機存取，CPU可直接訪問。通常由半導體存儲器構成RAM、ROM

外存——存放非當前使用的程序和數據。特點：慢，容量大，順序存取/塊存取。

通常由磁、光存儲器構成，也可以由半導體存儲器構成磁盤、磁帶、CD-ROM、DVD-ROM、固態盤隨機存取存儲器（RAM）RandomAccessMemory只讀存儲器（ROM）ReadOnlyMemory靜態存儲器（SRAM）StaticRAM動態存儲器（DRAM）DynamicRAM掩模ROM一次性可寫ROMEPROM（紫外線擦除）EEPROM（電擦除）半導體存儲器1．讀寫存儲器RAM

RAM最重要的特性就是其存儲信息的易失性(又稱揮發性)，即隨著去掉它的供電電源其存儲的信息也隨之丟失。

按其制造工藝又可以分為雙極型RAM和金屬氧化物RAM。1)雙極型RAM

主要特點：存取時間短，通常為幾納秒(ns)甚至更短。與MOS型相比，其集成度低、功耗大、價格高。用途：用于要求存取時間很短的微型計算機中。2)金屬氧化物(MOS)RAM

（MOS）RAM又可分為靜態讀寫存儲器(SRAM)和動態讀寫存儲器(DRAM)。

靜態存儲器SRAM特點：用雙穩態觸發器存儲信息。速度快（<5ns），不需刷新，外圍電路比較簡單，但集成度低（存儲容量小，約1Mbit/片），功耗大。在PC機中，SRAM被廣泛地用作高速緩沖存儲器。動態隨機存儲器DRAM

特點：DRAM是靠MOS電路中的柵極電容來存儲信息的，由于電容上的電荷會逐漸泄漏，需要定時充電以維持存儲內容不丟失（稱為動態刷新），所以動態RAM需要設置刷新電路，相應外圍電路就較為復雜。刷新定時間隔一般為幾微秒～幾毫秒DRAM的特點是集成度高（存儲容量大，可達1Gbit/片以上），功耗低，但速度慢（10ns左右），需要刷新。DRAM在微機中應用非常廣泛，如微機中的內存條（主存）、顯卡上的顯示存儲器幾乎都是用DRAM制造的。

2．只讀存儲器ROM

1)掩膜工藝ROM固定的半導體掩膜版進行生產存儲的信息即可讀出使用，但不能改變用于批量生產，生產成本低。固定不變的程序或數據常采用這種ROM存儲特性：存儲信息的非易失性含義：存放在ROM中的信息不會因去掉供電電源而丟失， 當再次加電時,其存儲的信息依然存在。2)可一次編程ROM(PROM或OTP)

允許用戶對其進行一次編程——寫入數據或程序。一旦編程之后，信息就永久性地固定下來。用戶只可以讀出和使用，但再也無法改變其內容。

3)可擦去重寫的PROM

存儲的內容利用物理的方法(通常是紫外線)或電的方法(通常是加上一定的電壓)擦去。擦去后可以重新對其進行編程，寫入新的內容。擦去和重新編程可以多次進行。一旦寫入新的內容，就又可以長期保存下來(一般均在10年以上)，不會因斷電而消失。

利用物理方法(紫外線)可擦去的PROM通常用EPROM來表示；

用電方法擦除的PROM用EEPROM(或E2PROM或EAROM)來表示。4.1.2存儲器的主要性能指標1、存儲容量用某一芯片有多少個存儲單元，每個存儲單元存儲若干位來表示，是以bit為單位的。存儲容量=芯片存儲單元數×每個存儲單元存儲數據位數例如：6264靜態RAM的容量為8Kx8bitNMC41257的容量為256Kx1bit問題2、現有1024×1bit靜態RAM芯片，欲組成64K×8bit存儲容量的存儲器，試求需要多少片RAM芯片？多少芯片組？答案：512片64組1、現有8K×8bit靜態RAM芯片，欲組成64K×8bit存儲容量的存儲器，試求需要多少片RAM芯片？答案：8片2．存取時間

存取時間就是存取芯片中某一個單元的數據所需要的時間。存取時間越小，存取速度越快。

例如:讀出時間是指從CPU向存儲器發出有效地址和讀命令開始，直到將被選單元的內容讀出為止所用的時間。當拿到一塊存儲器芯片的時候，可以從其手冊上得到它的存取時間。CPU在讀寫RAM時，它所提供給RAM芯片的讀寫時間必須比RAM芯片所要求的存取時間長。3．可靠性

可靠性一般指存儲器對外界電磁場及溫度等變化的抗干擾能力。

存儲器的可靠性用平均故障間隔時間MTBF(MeanTimeBetweenFailures)來衡量。

MTBF可以理解為兩次故障之間的平均時間間隔。MTBF越長，可靠性越高，存儲器正常工作能力越強。目前所用的半導體存儲器芯片的平均故障間隔時間(MTBF)大概為5×106～1×108h左右。

5．價格

構成存儲系統時，在滿足上述要求的情況下，應盡量選擇價格便宜的芯片。

性能/價格比(簡稱性價比)是衡量存儲器經濟性能好壞的綜合指標，它關系到存儲器的實用價值。4．功耗

功耗反映了存儲器耗電的多少，同時也反映了其發熱的程度。

使用功耗低的存儲器芯片構成存儲系統，不僅可以減少對電源容量的要求，而且還可能提高存儲系統的可靠性。圖4.16264的引腳圖

4.2常用存儲器芯片的連接使用4.2.1靜態讀寫存儲器(SRAM)

1．概述

6264(或6164)芯片，8?K×8?bit引線功能：

A0～A12為13條地址信號線。地址線的數目決定了該芯片有多少個存儲單元13條地址線上的地址信號編碼最大可以到8192(8K)個，使用時通常接總線的低位地址。圖4.16264的引腳圖

、CS2為兩條片選信號引線。當兩個片選信號同時有效時，即=0、CS2=1時，才能選中該芯片。D0～D7為8條雙向數據線。

該芯片的每個單元存放一個字節。芯片的數據線與總線的數據線相連接。當CPU讀/寫芯片的某個單元時，將數據傳送或接收數據。圖4.16264的引腳圖

為輸出允許信號。只有當=0，即其有效時，才允許該芯片將某單元的數據送到芯片外部的D0～D7上。是寫允許信號。當=0時，允許將數據寫入芯片；當=1時，允許芯片的數據讀出。NC為沒有使用的空腳。芯片上還有+5?V電壓和接地線。WECS1CS2OED0～D7001×寫入1010讀出×××011010×××三態(高阻)表4.16264真值表注：×表示不考慮。

(2)?6264(6164)的工作過程。

寫入數據的過程是：

1、在芯片的A0～A12上加上要寫入單元的地址；

2、在D0～D7上加上要寫入的數據；

3、使和CS2同時有效；

4、在上加上有效的低電平，此時可為高也可為低。

從芯片中某單元讀出數據的過程是：

1、A0～A12加上要讀出單元的地址；

2、使和CS2同時有效；使有效(為低電平)；

3、使為高電平，這樣即可讀出數據。6264芯片與系統的連接D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMR譯碼電路高位地址信號D0~D7??????2．連接使用譯碼電路將輸入的一組二進制編碼變換為一個特定的輸出信號，即：將輸入的一組高位地址信號通過變換，產生一個有效的輸出信號，用于選中某一個存儲器芯片，從而確定了該存儲器芯片在內存中的地址范圍。全地址譯碼方式部分地址譯碼譯碼器電路1)全地址譯碼方式

全地址譯碼用全部的地址信號作為譯碼信號，使得存儲器芯片的每一個單元都占據一個唯一的內存地址。D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMR譯碼電路高位地址信號D0~D7??????6264全地址譯碼器

低位地址(A0～A12)經芯片內部譯碼，可以決定芯片內部的每一個單元；

高位地址(A19～A13)利用譯碼器來決定芯片放置在內存空間的什么位置上。

6264的地址范圍：

F0000H～F1FFFH6264的地址范圍：80000H～81FFFH2)部分地址譯碼

部分地址譯碼就是只用部分地址線譯碼控制片選來決定存儲器地址。6264部分地址譯碼連接

6264所占內存地址空間：

DA000H～DBFFFH

DE000H～DFFFFH

FA000H～FBFFFH

FE000H～FFFFFH6264部分地址譯碼連接地址重疊區：芯片占用4個8?KB的區域特點：

破壞了地址空間的連續性并減小了總的地址空間。

部分譯碼方式以犧牲內存空間為代價來換得譯碼的簡單化。注意：

在使用時，重疊的區域絕不可再分配給其他芯片，只能空著不用。否則，會造成總線及存儲芯片的競爭而使微機無法正常工作。

例：只有一條高位地址線接在片選信號端，上圖若只將A19接在CS1上，這時一片6264芯片所占的地址范圍為00000H～7FFFFH。3)譯碼器電路

前面所用的譯碼器電路都是用門電路構成的在工程上常用的譯碼電路還有如下幾種類型：

(1)利用廠家提供的現成的譯碼器芯片。例如，74系列的138、139、154等可供使用。(2)利用廠家提供的數字比較器芯片。74系列的682-688(3)利用ROM作譯碼器。通過事先在ROM的固定單元中固 化好適當的數據，使它在連接中作為譯碼器使用。(4)利用PLD。利用PLD編程器可以方便地對PLD器件編 程，構造譯碼器，而且其保密性能會更好一些。3．靜態RAM連接舉例3-8譯碼器74LS138作為片選信號的譯碼器，使兩片6116所占內存地址分別為：40000H～407FFH40800H～40FFFH1、利用現成的譯碼器的連接2K×8bit芯片6116在8088系統總線。判斷8088系統中存儲系統譯碼器74LS138的輸出、、和所決定的內存地址范圍，如圖所示。例：&≥14．SRAM的時序不同芯片工作時序不同讀出時間tAA：最大70ns，從地址有效到RAM數據線上出現穩 定數據的時間。是RAM讀操作速度快慢的主要指標。讀周期tRC：70ns（mim），表示連續操作允許最小時間。它總是大于或等于讀出時間。（1）讀周期注意：

1、要實現寫操作必須要CS1、CS2和WE都有效。

2、在地址改變期間，WE必須為高，以防止地址變化期間可能有誤碼寫入，破壞內存數據。

3、為此，WE必須在地址有效以后經過一段時間才有效，使地址信號足夠穩定。（2）寫周期twc典型的PROM基本存儲電路如下圖所示。芯片出廠時，開關管T1與位線（數據線）之間以熔絲相連。用戶可對其進行一次性編程（熔斷或保留熔絲以區分“1/0”）：

當加入寫脈沖，某些存儲單元熔絲熔斷，信息永久寫入，不可再次改寫。PROM（ProgrammableROM）PROM的寫入要由專用的電路（大電流、高電壓）和程序完成。PROM基本存儲電路EPROM（紫外線可擦除）（1）由浮柵雪崩注入的FAMOS器件構成。（2）當浮柵有足夠的電荷積累時，記錄的信息為0，沒有一定的電荷積累時，信息為1。（3）用戶可以多次編程。編程加寫脈沖后，某些存儲單元的PN結表面形成浮動柵，阻擋通路，實現信息寫入。（4）用紫外線照射可驅散浮動柵（浮柵上的電荷形成光電流泄漏），原有信息全部擦除（擦除后內容全為“1”），便可再次改寫。GSD基本存儲電路

EPROM存儲器的使用分為三步：擦除——用紫外線照射15分鐘左右即可，擦除干凈后，每個位單元的內容為‘1’，或每個字節單元的內容為‘FFH’。固化（或編程）——用專用的編程工具將程序的機器代碼寫入到EPROM芯片中去，寫入時間通常為幾秒鐘到幾十秒鐘。工作——將EPROM芯片插入目標系統板，通電運行，此時，EPROM中內容只能被CPU讀出。圖4.13EPROM2764引線圖2764：8?K×8?bit1．EPROM2764的引線4.2.2EPROMD0～D7為8條數據線CE為輸入信號，片選

OE是輸出允許信號PGM為編程脈沖輸入端，當對EPROM編程時，由此加入編程脈沖，讀數據時為1。A0～A12為13條地址信號輸入線Vpp編程電壓2．EPROM2764的連接使用

2764在使用時，僅用于將其存儲的內容讀出。讀出過程與RAM的讀出十分類似，即送出要讀出的地址，然后使CE和OE均有效(低電平)，則在芯片的D0～D7上就可以輸出要讀出的數據。

地址范圍在F0000H～F1FFFHEPROM的連接實例：利用2732和6264構成00000H～02FFFH的ROM存儲區和03000H～06FFFH的RAM存儲區。試畫出與8088系統總線的連接圖要形成的ROM區域范圍為12?KB。使用的EPROM芯片是容量為4?KB的EPROM2732，因此，必須用3片2732才能構成這12?KB的ROM。要構成的RAM區域為16?KB。而使用的RAM芯片是靜態讀寫存儲器SRAM6264，它是一片8?K?×?8?bit的芯片，故必須用2片6264才能構成所要求的內存范圍。

ROM：00000H～02FFFHRAM：03000H～06FFFH3．EPROM的編程

EPROM的一個重要優點就是可擦除重寫，而且對其某一個存儲單元來說，允許擦除重寫的次數超過萬次。

1)擦除

那些剛出廠未使用過的EPROM芯片均是干凈的，干凈的標志就是芯片中所有單元的內容均為FFH。

若EPROM芯片已使用過，則在對其編程前必須將其從系統中取下來，放在專門的擦除器上進行擦除。擦除器利用紫外線照射EPROM的窗口，一般15～20min即可擦除干凈。2)編程

對EPROM的編程通常有兩種方式，即標準編程和快速編程。缺點：其一是編程時間太長，當EPROM容量很大時,每個單元50ms的編程時間其二是不夠安全，編程脈沖太寬致使功耗過大而損壞EPROM

(1)標準編程。標準編程過程為：將EPROM插到專門的編程器上，VCC加5V，Vpp加上高電壓，在PGM端加上50?±?5?ms的負脈沖，這樣就將一個字節的數據寫到了相應的地址單元中。重復上述過程，即可將要寫入的數據逐一寫入相應的存儲單元中。(2)快速編程

EPROMTMC27C040:512KB

VPP為編程高電壓，編程時加+13V。正常讀出時，與VCC接在一起，G為輸出允許信號。E為片允許信號，編程時，此端加編程脈沖。該芯片在正常讀出時，其連接與2764類似。

EPROM27C040引線圖27C040的編程分為三大步。用100us的編程脈沖依次寫完全部要寫的單元。從頭開始校驗每個寫入的字節。若沒有寫對，則用100us的編程脈沖重寫一次，立即校驗；沒有寫對則再次重寫；對那些第一步未寫對的單元進行補寫。從頭到尾對每一個編程單元校驗一遍，全對，則編程即告結束。NMC98C64A8?K?×?8?bit4.2.3EEPROM(E2PROM)

1)引線及功能OE輸出允許信號CE為片選信號WE寫允許信號READY/BUSY是漏極開路輸出端，當寫入數據時，該信號變低；寫完數據后，該信號變高。2)工作過程

(1)讀出數據。當CE=0，OE=0，WE=1時，只要滿足芯片所要求的讀出時序關系，可從選中的存儲單元中將數據讀出。

(2)寫入數據

第一種是按字節編程方式，即一次寫入一個字節的數據98C64A需要的TWR為5?ms，最大為10?ms。

第二種編程方法稱為自動按頁寫入。在98C64A中，一頁數據最多可達32個字節，98C64A的高位地址線A12～A5用來決定一頁數據，低位地址A4～A0就是一頁所包含的32個字節。因此，A12～A5可以稱為頁地址。3)連接使用

當讀本芯片的某一單元時，只要執行一條存儲器讀指令，就會滿足 CE=0

MEMW=1

MEMR=0

將存儲的數據讀出。

全部擦除功能CE=0，WE=0，OE=15V，D0~D7加FFH保持10msSTART:MOV?AX，0E00HMOV?DS，AXMOV?SI，0000HMOV?CX，2000HGOON：MOV?AL，55H MOV?[SI]，AL CALLT20MS ；延時20?ms INC?SI LOOP???GOON HLT例如程序將55H寫滿整片98C64A。4.2.5處理器總線上的存儲器連接

1．8086的內存接口

8086CPU是真正的16位處理器，它既能按字節訪問內存又能按字(16位)訪問內存。8086的系統總線的構成方式，其數據線是16位的，即D0～D15。

在8086系統中，無論實際構成的內存有多大，為了保證CPU能一次讀寫數據的高字節、一次讀寫數據的低字節或一次讀寫數據的高低兩個字節(即一個16位的字)，內存必須分成奇、偶兩個存儲體。

*50兩個存儲體：偶地址存儲體+奇地址存儲體，各為512KByte，共1MByte。512K×8位奇地址存儲體（A0=1）512K×8位偶地址存儲體（A0=0）000010000300005

FFFFF000000000200004

FFFFE220－1＝＝220－2與數據總線低8位相連，當A0＝0時，選擇訪問偶地址存儲體，從低8位數據總線讀／寫一個字節。與數據總線高8位相連，當A0＝1時，選擇訪問奇地址存儲體，從高8位數據總線讀／寫一個字節。地址范圍70000H～73FFFH偶地址8?KB奇地址8?KB2)?8086的內存讀寫操作

(1)在8086系統中，對內存進行字節操作時，一個總線周期即可完成。當讀寫的字節在偶地址時，8086CPU利用D0～D7進行傳送；而當此字節在奇地址時，8086CPU利用D8～D15進行傳送。

a.該字是一個規則字或稱為對準字。所謂規則字是指該字的低字節放偶地址而高字節在其下一個奇地址單元中。 A0、BH