第3章門電路3.1

二極管及三極管的開關特性3.2

基本邏輯門電路3.1.1

二極管的開關特性

3.1.2

三極管的開關特性

3.2.1

二極管與門3.2.2

二極管或門3.2.3

關于高低電平的概念及狀態賦值3.2.4

二極管非門（反相器）2.2.5

關于正邏輯和負邏輯的概念返回結束放映2/3/20231§3.1

概述門電路的作用：是用以實現邏輯關系的電子電路，與基本邏輯關系相對應。

：與門、或門、與非門、或非門、異或門等。門電路的輸出狀態與賦值對應關系：正邏輯：高電位對應“1”；低電位對應“0”。混合邏輯：輸入用正邏輯、輸出用負邏輯；或者輸入用負邏輯、輸出用正邏輯。一般采用正邏輯負邏輯：高電位對應“0”；低電位對應“1”。2/3/20232100VVcc在數字電路中，對電壓值為多少并不重要，只要能判斷高低電平即可。K開------VO輸出高電平，對應“1”。K合------VO輸出低電平，對應“0”。VOKVccRVV2/3/202333.2

二極管及三極管的開關特性數字電路中的晶體二極管、三極管和MOS管工作在開關狀態。導通狀態：相當于開關閉合截止狀態：相當于開關斷開。邏輯變量←→兩狀態開關：在邏輯代數中邏輯變量有兩種取值：0和1；電子開關有兩種狀態：閉合、斷開。半導體二極管、三極管和MOS管，則是構成這種電子開關的基本開關元件。2/3/20234

(1)靜態特性：斷開時，開關兩端的電壓不管多大，等效電阻ROFF=無窮，電流IOFF=0。

閉合時，流過其中的電流不管多大，等效電阻RON=0，電壓UAK=0。

(2)動態特性：開通時間ton=0

關斷時間toff

=0

理想開關的開關特性：

2/3/20235客觀世界中，沒有理想開關。乒乓開關、繼電器、接觸器等的靜態特性十分接近理想開關，但動態特性很差，無法滿足數字電路一秒鐘開關幾百萬次乃至數千萬次的需要。半導體二極管、三極管和MOS管做為開關使用時，其靜態特性不如機械開關，但動態特性很好。2/3/202363.2.1

二極管的開關特性

返回1.靜態特性及開關等效電路正向導通時UD(ON)≈0.7V（硅）

0.3V（鍺）RD≈幾Ω～幾十Ω相當于開關閉合圖2-1二極管的伏安特性曲線2/3/20237反向截止時反向飽和電流極小反向電阻很大（約幾百kΩ）相當于開關斷開圖2-1二極管的伏安特性曲線2/3/20238圖2-2二極管的開關等效電路(a)導通時(b)截止時圖2-1二極管的伏安特性曲線開啟電壓理想化伏安特性曲線2/3/20239高電平：VIH=VCC低電平：VIL=0VI=VIH

D截止，VO=VOH=VCCVI=VIL

D導通，VO=VOL=0.7V動畫二極管開關特性應用

2/3/2023102.動態特性：若輸入信號頻率過高，二極管會雙向導通，失去單向導電作用。因此高頻應用時需考慮此參數。二極管從截止變為導通和從導通變為截止都需要一定的時間。通常后者所需的時間長得多。反向恢復時間tre

：二極管從導通到截止所需的時間。一般為納秒數量級（通常tre≤5ns）。2/3/2023113.1.2

三極管的開關特性

1.靜態特性及開關等效電路在數字電路中，三極管作為開關元件，主要工作在飽和和截止兩種開關狀態，放大區只是極短暫的過渡狀態。圖2-3三極管的三種工作狀態（a）電路（b）輸出特性曲線返回2/3/202312開關等效電路(1)截止狀態條件：發射結反偏,集電結反偏特點：電流約為0A2/3/202313(2)飽和狀態條件：發射結正偏，集電結正偏特點：UBES=0.7V，UCES=0.3V/硅2/3/202314圖2-4三極管開關等效電路(a)截止時(b)飽和時2/3/202315三極管的開關特性2/3/2023162.三極管的開關時間（動態特性）圖2-5三極管的開關時間

開啟時間ton

上升時間tr延遲時間td關閉時間toff下降時間tf存儲時間ts2/3/202317(1)開啟時間ton

三極管從截止到飽和所需的時間。

ton=td+tr

td：延遲時間

tr

：上升時間(2)關閉時間toff

三極管從飽和到截止所需的時間。

toff=ts+tf

ts

：存儲時間（幾個參數中最長的；飽和越深越長）tf

：下降時間toff>ton

。開關時間一般在納秒數量級。高頻應用時需考慮。2/3/2023184、場效應管的開關特性工作原理電路轉移特性曲線輸出特性曲線GDSRD+VDDGDSRD+VDD截止狀態vI<UTuo=+VDD導通狀態vI>UT

uo≈0可變電阻區恒流區截止區截止區漏極和源極之間沒有導電溝道，iD≈0。可變電阻區當vGS一定時，iD與vDS之比近似等于一個常數，具有類似于線性電阻的性質。恒流區iD的大小基本上由vGS決定，vDS的變化對iD的影響很小。2/3/202319門電路的概念：實現基本和常用邏輯運算的電子電路，叫邏輯門電路。實現與運算的叫與門，實現或運算的叫或門，實現非運算的叫非門，也叫做反相器，等等。分立元件門電路和集成門電路:

分立元件門電路：用分立的元件和導線連接起來構成的門電路。簡單、經濟、功耗低，負載差。集成門電路：把構成門電路的元器件和連線都制作在一塊半導體芯片上，再封裝起來，便構成了集成門電路。現在使用最多的是CMOS和TTL集成門電路。3.2

基本邏輯門電路2/3/2023203.2.2

二極管與門電路

1.電路2.工作原理A、B為輸入信號（+3V或0V）Y

為輸出信號VCC＝+12V表2-1電路輸入與輸出電壓的關系ABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V返回2/3/202321用邏輯1表示高電平（此例為≥+3V）用邏輯0表示低電平（此例為≤0.7V）ABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V3.邏輯賦值并規定高低電平4.真值表ABY000010100111表2-2二極管與門的真值表A、B全1，Y才為1。可見實現了與邏輯2/3/2023225.邏輯符號6.工作波形(又一種表示邏輯功能的方法）7.邏輯表達式Y＝AB圖2-6

二極管與門（a）電路（b）邏輯符號（c）工作波形2/3/202323

3.2.3

二極管或門電路

1.電路2.工作原理電路輸入與輸出電壓的關系ABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VA、B為輸入信號（+3V或0V）Y

為輸出信號返回2/3/2023244.真值表ABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3V可見實現了或邏輯3.邏輯賦值并規定高低電平用邏輯1表示高電平（此例為≥+2.3V）用邏輯0表示低電平（此例為≤0V）ABY000011101111A、B有1，Y就1。表2-2二極管或門的真值表2/3/202325圖2-7二極管或門（a）電路（b）邏輯符號（c）工作波形5.邏輯符號6.工作波形7.邏輯表達式Y＝A+B2/3/202326

3.2.4

關于高低電平的概念及狀態賦值電位指絕對電壓的大小；電平指一定的電壓范圍。高電平和低電平：在數字電路中分別表示兩段電壓范圍。例：上面二極管與門電路中規定高電平為≥3V，低電平≤0.7V。又如，TTL電路中，通常規定高電平的額定值為3V，但從2V到5V都算高電平；低電平的額定值為0.3V，但從0V到0.8V都算作低電平。1.關于高低電平的概念

返回2/3/2023272.邏輯狀態賦值

在數字電路中，用邏輯0和邏輯1分別表示輸入、輸出高電平和低電平的過程稱為邏輯賦值。經過邏輯賦值之后可以得到邏輯電路的真值表，便于進行邏輯分析。2/3/202328

3.2.4

非門（反相器）

圖2-8非門(a)電路（b）邏輯符號1.電路2.工作原理A、B為輸入信號（+3.6V或0.3V）Y

為輸出信號AY0.3V+VCC3.6V0.3V返回2/3/2023293.邏輯賦值并規定高低電平用邏輯1表示高電平（此例為≥+3.6V）用邏輯0表示低電平（此例為≤0.3V）4.真值表AY0.3V+VCC3.6V0.3VAY0110表2-4三極管非門的真值表A與Y相反可見實現了非邏輯Y=A’2/3/2023303.3.1CMOS反相器3.2.2

其它類型的CMOS門電路3.3CMOS

門電路返回結束放映2/3/202331復習什么是高電平？什么是低電平？什么是狀態賦值？什么是正邏輯？什么是負邏輯？二極管與門、或門有何優點和缺點？2/3/202332

MOS門電路：以MOS管作為開關元件構成的門電路。(metal-oxide-semiconductor)

MOS門電路，尤其是CMOS門電路具有制造工藝簡單、集成度高、抗干擾能力強、功耗低、價格便宜等優點，得到了十分迅速的發展。3.3CMOS門電路2/3/2023333.3.1CMOS反相器1．MOS管的開關特性

MOS管有NMOS管和PMOS管兩種。當NMOS管和PMOS管成對出現在電路中，且二者在工作中互補，稱為CMOS管(意為互補)。(complementary-symmeterymetal-oxide-semiconductor)

MOS管有增強型和耗盡型兩種。在數字電路中，多采用增強型。返回2/3/202334一、MOS管的結構和工作原理PNNGSD金屬鋁兩個N區SiO2絕緣層P型襯底導電溝道源極柵極漏極2/3/202335圖2-24NMOS管的電路符號及轉移特性

(a)電路符號（b）轉移特性D接正電源截止導通導通電阻相當小

（1）NMOS管的開關特性

VGH(th)2/3/202336圖2-25PMOS管的電路符號及轉移特性

(a)電路符號（b）轉移特性D接負電源

（2）PMOS管的開關特性

導通導通電阻相當小截止2/3/202337(3)等效電路OFF，截止狀態ON，導通狀態2/3/202338(4)MOS管的四種類型增強型耗盡型大量正離子導電溝道2/3/202339圖2-26CMOS反相器PMOS管負載管NMOS管驅動管

開啟電壓|UTP|=UTN，且小于VDD。2．CMOS反相器的工作原理

（1）基本電路結構2/3/202340（2）工作原理圖2-26CMOS反相器UIL=0V截止導通UOH≈VDD當uI=UIL=0V時，VTN截止，VTP導通，uO

=UOH≈VDD

2/3/202341圖2-26CMOS反相器UIH=VDD截止UOL≈0V當uI

=UIH=VDD

，VTN導通，VTP截止，uO=UOL≈0V導通2/3/202342（3）邏輯功能實現反相器功能（非邏輯）。（4）工作特點

VTP和VTN總是一管導通而另一管截止，流過VTP和VTN的靜態電流極小（納安數量級），因而CMOS反相器的靜態功耗極小。這是CMOS電路最突出的優點之一。2/3/202343圖2-27CMOS反相器的電壓傳輸特性和電流傳輸特性

3．電壓傳輸特性和電流傳輸特性AB段：截止區iD為0BC段：轉折區閾值電壓UTH≈VDD/2轉折區中點：電流最大CMOS反相器在使用時應盡量避免長期工作在BC段。CD段：導通區2/3/202344輸入低電平時噪聲容限：

在保證輸出高、低電平基本不變的條件下,輸入電平的允許波動范圍稱為輸入端噪聲容限。輸入高電平時噪聲容限：4、輸入端噪聲容限2/3/202345噪聲容限－－衡量門電路的抗干擾能力。噪聲容限越大，表明電路抗干擾能力越強。

測試表明：CMOS電路噪聲容限VNH=VNL＝30％VDD，且隨VDD的增加而加大。2/3/202346結論：可以通過提高VDD來提高噪聲容限2/3/202347因為MOS管的柵極和襯底之間存在著以SiO2為介質的輸入電容，而絕緣介質非常薄，極易被擊穿，所以應采取保護措施。3.3.2CMOS反相器的靜態輸入和輸出特性一、輸入特性(Ui和Ii)74HC系列4000系列2/3/202348二、輸出特性（U0和Io）灌電流2/3/202349拉電流2/3/202350一、傳輸延遲時間tviotvoo50%50%tpHLtpLH平均傳輸時間3.3.3CMOS反相器的動態特性2/3/202351二、交流噪聲容限噪聲電壓持續時間

噪聲電壓作用時間越短、電源電壓越高，交流噪聲容限越大。2/3/202352三、動態功耗

反相器從一種穩定狀態突然變到另一種穩定狀態的過程中，將產生附加的功耗，即為動態功耗。2/3/2023533.3.2

其它類型的CMOS門電路負載管串聯（串聯開關）1．CMOS或非門驅動管并聯（并聯開關）圖2-28CMOS或非門

A、B有高電平，則驅動管導通、負載管截止，輸出為低電平。10截止導通返回2/3/202354該電路具有或非邏輯功能,即Y=(A+B)’當輸入全為低電平，兩個驅動管均截止，兩個負載管均導通，輸出為高電平。00截止導通12/3/2023552.與非門2/3/202356任一輸入端為0，設vA=0vA=0截止導通vO=12/3/202357輸入全為1vA=1vB=1導通截止vO=02/3/202358與非門（存在的問題）2/3/202359帶緩沖級的CMOS門解決方法2/3/2023603.漏極開路的門電路（OD門Open-DrainOutput）

2/3/202361Y=Y1Y2為什么需要OD門？普通與非門輸出不能直接連在一起實現“線與”！ABYCD2/3/202362RL的選擇：n是并聯OD門的數目，m是負載門電路高電平輸入電流的數目。IOHIIHVDDVILVILVILRLVOHn個m個2/3/202363

m′是負載門電路低電平輸入電流的數目。在負載門為CMOS門電路的情況下，m和m′相等。VIHVILVILVDDRLVOLIOLIILm′個2/3/202364（1）電路結構

C和C’是一對互補的控制信號。由于T1和T2在結構上對稱，所以圖中的輸入和輸出端可以互換，又稱雙向開關。4．CMOS傳輸門

圖2-30CMOS傳輸門（a）電路（b）邏輯符號2/3/202365若C=1（接VDD)、C’=0（接地），當0＜vI＜(VDD－|UT|)時，T1導通；當|UT|＜vI＜VDD

時，T2導通；

vI在0~VDD之間變化時，T1和T2至少有一管導通，使傳輸門TG導通。（2）工作原理（了解）若C=0（接地)、

C’=1（接VDD

），

vI在0~VDD

之間變化時，T1和T2均截止，即傳輸門TG截止。2/3/202366（3）應用舉例圖2-31CMOS模擬開關

①CMOS模擬開關：實現單刀雙擲開關的功能。

C=0時，TG1導通、TG2截止，uO=uI1；

C=1時，TG1截止、TG2導通，uO=uI2。2/3/202367圖2-32CMOS三態門(a)電路(b)邏輯符號

當EN’=0時，TG導通，Y=A’；當EN’=1時，TG截止，Y為高阻輸出。②CMOS三態門動畫2/3/202368三態門的用途三態門可以實現總線結構2/3/2023695.CMOS電路的優點

（1）微功耗。

CMOS電路靜態電流很小，約為納安數量級。（2）抗干擾能力很強。輸入噪聲容限可達到VDD/2。（3）電源電壓范圍寬。多數CMOS電路可在3～18V的電源電壓范圍內正常工作。

（4）輸入阻抗高。（5）負載能力強。

CMOS電路可以帶50個同類門以上。（6）邏輯擺幅大。（低電平0V，高電平VDD）2/3/2023703.4.1

TTL反相器的工作原理3.4.2

TTL反相器的電壓傳輸特性及參數

3.4TTL反相器3.4.4

TTL反相器的其它參數

3.4.3

TTL反相器的輸入特性和輸出特性

返回結束放映2/3/2023713.4TTL反相器

TTL集成邏輯門電路的輸入和輸出結構均采用半導體三極管，所以稱晶體管—晶體管邏輯門電路(Transistor-TransistorLogic)簡稱TTL電路。

TTL電路的基本環節是反相器。簡單了解TTL反相器的電路及工作原理，重點掌握其特性曲線和主要參數（應用所需知識）。2/3/2023723.4.1TTL反相器的工作原理1.電路組成返回圖2-9TTL反相器的基本電路

2/3/202373(1)輸入級當輸入低電平時，

uI=0.3V，發射結正向導通，

uB1=1.0V當輸入高電平時，

uI=3.6V，發射結受后級電路的影響將反向截止。uB1由后級電路決定。NNP2/3/202374(2)中間級反相器T2實現非邏輯反相輸出同相輸出向后級提供反相與同相輸出。輸入高電壓時飽和輸入低電壓時截止2/3/202375(3)輸出級（推拉式輸出）T4為射極跟隨器低輸入高輸入飽和截止低輸入高輸入截止導通2/3/2023762.工作原理（1）當輸入高電平時，

uI=3.6V，T1處于倒置工作狀態，集電結正偏，發射結反偏，uB1=0.7V×3=2.1V，T1、T2和T5全部導通，輸出為低電平uO=0.3V。2.1V0.3V3.6V2/3/202377（2）當輸入低電平時，

uI=0.3V，T1發射結導通，uB1=0.3V+0.7V=1V，T2和T5均截止，T4和D2導通。輸出高電平uO=VCC

–UR2-UBE4-UD2≈5V-0.7V-0.7V=3.6V1V3.6V0.3V2/3/202378

(3)采用推拉式輸出級利于提高開關速度和負載能力

T4組成射極輸出器，優點是既能提高開關速度，又能提高負載能力。當輸入高電平時，T5飽和，uB4=uC2=0.3V+0.7V=1V，T4和D2截止，T5的集電極電流可以全部用來驅動負載。當輸入低電平時，T5截止，T4導通(為射極輸出器)，其輸出電阻很小，帶負載能力很強。可見，無論輸入如何，T4和T5總是一管導通而另一管截止。這種推拉式工作方式，帶負載能力很強。

2/3/2023793.4.2TTL反相器的電壓傳輸特性及參數

電壓傳輸特性：輸出電壓uO與輸入電壓uI的關系曲線。圖2-10TTL反相器電路的電壓傳輸特性截止區線性區轉折區飽和區1.曲線分析T2、

T5截止，T4導通T5飽和，稱開門返回T4截止，T2導通T2、

T5導通，T4截止2/3/2023802.結合電壓傳輸特性介紹幾個參數

(1)輸出高電平UOH典型值為3V。(2)輸出低電平UOL

典型值為0.3V。2/3/202381(3)開門電平UON一般要求UON≤1.8V(4)關門電平UOFF一般要求UOFF≥0.8V在保證輸出為額定低電平的條件下，允許的最小輸入高電平的數值，稱為開門電平UON。在保證輸出為額定高電平的條件下，允許的最大輸入低電平的數值，稱為關門電平UOFF。UOFFUON2/3/202382

(5)閾值電壓UTH

電壓傳輸特性曲線轉折區中點所對應的uI值稱為閾值電壓UTH（threshold又稱門檻電平）。通常UTH≈1.4V。

(6)噪聲容限（UNL和UNH

）噪聲容限也稱抗干擾能力，它反映門電路在多大的干擾電壓下仍能正常工作。

UNL和UNH越大，電路的抗干擾能力越強。2/3/202383UOFFUNLUILUONUNHUIH2/3/202384①低電平噪聲容限（低電平正向干擾范圍）

UNL=UOFF-UIL

UIL為電路輸入低電平的典型值（0.3V）若UOFF=0.8V，則有UNL=0.8-0.3=0.5(V)

②高電平噪聲容限（高電平負向干擾范圍）

UNH=UIH-UON

UIH為電路輸入高電平的典型值（3V）若UON=1.8V，則有UNH=3-1.8=1.2(V)2/3/2023853.4.3TTL反相器的輸入特性和輸出特性

1.

輸入伏安特性輸入電壓和輸入電流之間的關系曲線。圖2-11TTL反相器的輸入伏安特性輸入伏安特性曲線返回輸入短路電流IIS(IIL)高電平輸入電流IIH2/3/202386圖2-12輸入負載特性曲線（a）測試電路（b）輸入負載特性曲線

TTL反相器的輸入端對地接上電阻RI時，uI隨RI

的變化而變化的關系曲線。2.輸入負載特性2/3/202387在一定范圍內，uI隨RI的增大而升高。但當輸入電壓uI達到1.4V以后，uB1=2.1V，RI增大，由于uB1不變，故uI

=1.4V也不變。這時T2和T5飽和導通，輸出為低電平。2/3/202388RI不大不小時，工作在線性區或轉折區。RI較小時，關門，輸出高電平；RI

較大時，開門，輸出低電平；ROFFRONRI→∞懸空時？2/3/202389

(1)

關門電阻ROFF

——在保證門電路輸出為額定高電平的條件下，所允許RI

的最大值稱為關門電阻。典型的TTL門電路ROFF≈0.7kΩ。

(2)開門電阻RON——在保證門電路輸出為額定低電平的條件下，所允許RI

的最小值稱為開門電阻。典型的TTL門電路RON≈2kΩ。數字電路中要求輸入負載電阻RI≥RON或RI≤ROFF

，否則輸入信號將不在高低電平范圍內。振蕩電路則令ROFF≤RI≤RON使電路處于轉折區。2/3/2023903.輸出特性指輸出電壓與輸出電流之間的關系曲線。

(1)輸出高電平時的輸出特性負載電流iL不可過大，否則輸出高電平會降低。圖2-13輸出高電平時的輸出特性（a）電路（b）特性曲線拉電流負載2/3/202391圖2-14輸出低電平時的輸出特性（a）電路（b）特性曲線(2)輸出低電平時的輸出特性負載電流iL不可過大，否則輸出低電平會升高。一般灌電流在20mA以下時，電路可以正常工作。典型TTL門電路的灌電流負載為12.8mA。灌電流負載2/3/202392

3.4.4TTL反相器的其它參數

1.平均傳輸延遲時間tpd

平均傳輸延遲時間tpd表征了門電路的開關速度。tpd=（tpLH+tpHL）/2

圖2-15TTL反相器的平均延遲時間

返回2/3/2023932．TTL門電路主要參數的典型數據表2-574系列TTL門電路主要參數的典型數據參數名稱典型數據導通電源電流ICCL

≤10mA截止電源電流ICCH

≤5mA輸出高電平UOH

≥3V輸出低電平UOL

≤0.35V輸入短路電流IIS

≤2.2mA輸入漏電流IIH

≤70μA開門電平UON

≤1.8V關門電平UOFF

≥0.8V平均傳輸時間tpd

≤30ns2/3/2023943.5.3

三態輸出門電路（TSL門）

3.5.1

TTL與非門3.5.2

集電極開路門（OC門）

3.5

其它類型TTL門電路返回結束放映2/3/202395復習TTL反相器的電壓傳輸特性有哪幾個區？TTL反相器主要有哪些特性？TTL反相器的主要參數有哪些？2/3/2023963.5.1TTL與非門

每一個發射極能各自獨立形成正向偏置的發射結，并可使三極管進入放大或飽和區。 圖2-16多發射極三極管

1．TTL與非門的電路結構及工作原理有0.3V箝位于1.0V全為3.6V集電結導通返回2/3/202397圖2-17二輸入TTL與非門電路(a)電路(b)邏輯符號全1輸出0有0輸出11V2.1V2/3/202398

TTL集成門電路的封裝：雙列直插式如：TTL門電路芯片（四2輸入與非門，型號74LS00)地GND外形管腳電源VCC（+5V）2/3/20239974LS00內含4個2輸入與非門，74LS20內含2個4輸入與非門。2/3/2023100兩方框中電路相同A為高電平時，T2、T5同時導通，T4截止，輸出Y為低電平。B為高電平時，T2′、T5同時導通，T4截止，輸出Y為低電平。A、B都為低電平時，T2、T2′同時截止，T5截止，T4導通，輸出Y為高電平。2.或非門2/3/2023101或非門與或非門2/3/20231023.與或非門2/3/20231034.異或門若A、B同時為高電平，T6、T9導通，T8截止，輸出低電平；A、B同時為低電平，T4、T5同時截止，使T7、T9導通，T8截止，輸出也為低電平。A、B不同時，T1正向飽和導通，T6截止；T4、T5中必有一個導通，從而使T7截止。T6、T7同時截止，使得T8導通，T9截止，輸出為高電平。2/3/202310474LS86異或門2/3/20231053.5.2

集電極開路門（OC門OpenCollector）返回為何要采用集電極開路門呢？

推拉式輸出電路結構存在局限性。首先，輸出端不能并聯使用。若兩個門的輸出一高一低，當兩個門的輸出端并聯以后，必然有很大的電流同時流過這兩個門的輸出級，而且電流的數值遠遠超過正常的工作電流，可能使門電路損壞。而且，輸出端也呈現不高不低的電平，不能實現應有的邏輯功能。

2/3/2023106圖2-18推拉式輸出級并聯的情況01很大的電流不高不低的電平：1/0?2/3/2023107其次，在采用推拉式輸出級的門電路中，電源一經確定（通常規定為5V），輸出的高電平也就固定了（不可能高于電源電壓5V），因而無法滿足對不同輸出高電平的需要。集電極開路門（簡稱OC門）就是為克服以上局限性而設計的一種TTL門電路。

2/3/2023108

(1)電路結構：輸出級是集電極開路的。1．集電極開路門的電路結構

(2)邏輯符號：用“

”表示集電極開路。圖2-19集電極開路的TTL與非門（a）電路（b）邏輯符號集電極開路2/3/2023109

(3)工作原理：當T5飽和，輸出低電平UOL＝0.3V；當T5截止，由外接電源E通過外接上拉電阻提供高電平UOH＝E。

因此，

OC門電路必須外接電源和負載電阻，才能提供高電平輸出信號。2/3/2023110

(1)OC門的輸出端并聯，實現線與功能。

RL為外接負載電阻。圖2-20OC門的輸出端并聯實現線與功能

Y1Y2Y000010100111Y1=(AB

)’Y2=(CD)’2.OC門的應用舉例2/3/2023111圖2-21用OC門實現電平轉換的電路

（2）用OC門實現電平轉換2/3/20231123.5.3

三態輸出門電路（TS門ThreeState）返回三態門電路的輸出有三種可能出現的狀態：高電平、低電平、高阻。何為高阻狀態？

懸空、懸浮狀態，又稱為禁止狀態。測電阻為∞，故稱為高阻狀態。測電壓為0V，但不是接地。因為懸空，所以測其電流為0A。2/3/2023113(1)電路結構：增加了控制輸入端（Enable）。1．三態門的電路結構(2)工作原理：01截止Y＝(AB)’

EN’=

0時，電路為正常的與非工作狀態，所以稱控制端低電平有效。2/3/202311410導通0.7V0.7V截止截止高阻當EN’=1時，門電路輸出端處于懸空的高阻狀態。2/3/2023115(2)邏輯符號低電平有效用“▽”表示輸出為三態。高電平有效2/3/20231162．三態門的主要應用－實現總線傳輸要求各門的控制端EN輪流為高電平，且在任何時刻只有一個門的控制端為高電平。圖2-23用三態門實現總線傳輸

如有8個門，則8個EN端的波形應依次為高電平，如下頁所示。2/3/20231172/3/20231183.6.3TTL門電路和CMOS門電路的相互連接3.6.1CMOS門電路的使用知識3.6.2TTL門電路的使用知識3.6CMOS門電路和TTL門電路的使用知識及相互連接本章小結返回結束放映2/3/20231192.6.1CMOS門電路的使用知識

1．輸入電路的靜電保護

CMOS電路的輸入端設置了保護電路，給使用者帶來很大方便。但是，這種保護還是有限的。由于CMOS電路的輸入阻抗高，極易產生感應較高的靜電電壓，從而擊穿MOS管柵極極薄的絕緣層，造成器件的永久損壞。為避免靜電損壞，應注意以下幾點：2.6CMOS門電路和TTL門電路的使用知識及相互連接返回2/3/2023120（1）所有與CMOS電路直接接觸的工具、儀表等必須可靠接地。（2）存儲和運輸CMOS電路，最好采用金屬屏蔽層做包裝材料。2．多余的輸入端不能懸空。輸入端懸空極易產生感應較高的靜電電壓，造成器件的永久損壞。對多余的輸入端，可以按功能要求接電源或接地，或者與其它輸入端并聯使用。2/3/20231212.6.2TTL門電路的使用知識

1．多余或暫時不用的輸入端不能懸空，可按以下方法處理：（1）與其它輸入端并聯使用。（2）將不用的輸入端按照電路功能要求接電源或接地。比如將與門、與非門的多余輸入端接電源，將或門、或非門的多余輸入端接地。返回2/3/2023122

(1)在每一塊插板的電源線上，并接幾十μF的低頻去耦電容和0.01~0.047μF的高頻去耦電容，以防止TTL電路的動態尖峰電流產生的干擾。

(2)整機裝置應有良好的接地系統。2．電路的安裝應盡量避免干擾信號的侵入，保證電路穩定工作。2/3/2023123要實現Y=A，輸入端B應如何連接？B=0時可實現Y=A，B端應接低電平(接地）。要實現Y=A’

，輸入端B應如何連接？B=1時可實現Y=A’

，B端應接高電平（接電源）。2/3/2023124CMOS電路與TTL電路比較：（1）CMOS電路的工作速度比TTL電路的低。（2）CMOS帶負載的能力比TTL電路強。（3）CMOS電路的電源電壓允許范圍較大，約在

3～18V，抗干擾能力比TTL電路強。（4）CMOS電路的功耗比TTL電路小得多。門電路的功耗只有幾個μW，中規模集成電路的功耗也不會超過100μW。2/3/2023125（5）CMOS集成電路的集成度比TTL電路高。（6）CMOS電路容易受靜電感應而擊穿，在使用和存放時應注意靜電屏蔽，焊接時烙鐵應接地良好，尤其是CMOS電路多余不用的輸入端不能懸空，應根據需要接地或接高電平。CMOS電路與TTL電路比較：2/3/20231262.6.3TTL門電路和CMOS門電路

的相互連接

TTL和CMOS電路的電壓和電流參數各不相同，需要采用接口電路。一般要考慮兩個問題：一是要求電平匹配，即驅動門要為負載門提供符合標準的輸出高電平和低電平；二是要求電流匹配，即驅動門要為負載門提供足夠大的驅動電流。返回2/3/20231271.

TTL門驅動CMOS門（1）電平不匹配

TTL門作為驅動門，它的UOH≥2.4V,UOL≤0.5V；CMOS門作為負載門，它的UIH≥3.5V，UIL≤1V。可見，TTL門的UOH不符合要求。（2）電流匹配

CMOS電路輸入電流幾乎為零，所以不存在問題。2/3/2023128（3）解決電平匹配問題圖2-33TTL門驅動CMOS門①外接上拉電阻RP在TTL門電路的輸出端外接一個上拉電阻RP，使TTL門電路的UOH≈5V。（當電源電壓相同時）

2/3/2023129②選用電平轉換電路(如CC40109)若電源電壓不一致時可選用電平轉換電路。

CMOS電路的電源電壓可選3~18V；而TTL電路的電源電壓只能為5V。③采用TTL的OC門實現電平轉換。若電源電壓不一致時也可選用OC門實現電平轉換。2/3/20231302.CMOS門驅動TTL門（1）電平匹配

CMOS門電路作為驅動門，UOH≈5V，UOL≈0V；

TTL門電路作為負載