1第2章

微處理器與總線2主要內容：微處理器的一般構成及工作原理；8088微處理器的特點、引線及結構；總線的一般概念；*80386微處理器的特點及結構；*Pentium4微處理器中的新技術。3§2.1

微處理器概述4了解：微處理器的功能；微處理器的基本組成。5微處理器的功能是計算機系統的核心根據指令實現各種相應的運算實現數據的暫存實現與存儲器和接口的信息通信…….6主機硬件系統——CPU計算機的控制中心，提供運算、判斷能力構成：ALU、CU、Registers（p29）例：Intel8088/8086、PIII、P4、CeleronAMDK7（Athlon、Duron）CPU的字長：4位、8位、16位、32位、64位是指單位時間內一次能處理的數據的位數。7微處理器的一般構成運算器控制器內部寄存器組1、運算器運算器由算術邏輯運算單元ALU、通用或專用寄存器組以及內部在線三部分組成運算器結構：82、控制器控制器基本功能：指令控制時序控制操作控制9控制器結構1011§2.28088微處理器12主要內容：8088/8086CPU的特點8088CPU外部引線及功能；8088CPU的內部結構和特點；各內部寄存器的功能；8088的工作時序。138088、8086基本類似16位CPU、AB寬度20位、具有40條外部引線差別：指令預取隊列：8088為4字節，8086為6字節數據總線引腳：8088有8根，8086有16根8088為準16位CPU，內部DB為16位，但外部僅為8位，16位數據要分兩次傳送本課程主要介紹8088（IBMPC采用）14微處理器典型結構示意圖:15一、8088/8086CPU的特點了解：程序與指令指令執行的一般過程指令的串行執行與并行流水線執行8088/8086CPU的主要特點161.程序和指令程序：具有一定功能的指令的有序集合指令：由人向計算機發出的、能夠為計算機所識別的命令。172.

指令執行的一般過程

取指令指令譯碼讀取操作數執行指令存放結果183.串行和并行方式的指令流水線串行工作方式：控制器和運算器交替工作，按順序完成上述指令執行過程。并行工作方式：運算器和控制器可同時工作。19串行工作方式8088以前的CPU采用串行工作方式：取指令1執行指令1分析指令1CPUBUS忙碌忙碌取指令2執行指令2分析指令21）CPU訪問存儲器(存取數據或指令)時要等待總線操作的完成2）CPU執行指令時總線處于空閑狀態缺點：CPU無法全速運行解決：總線空閑時預取指令，使CPU需要指令時能立刻得到20并行工作方式8088CPU采用并行工作方式取指令1執行指令1分析指令1CPU取指令2執行指令2分析指令2取指令2執行指令2分析指令2忙碌忙碌忙碌忙碌忙碌BUS21

總線接口單元BIU（BusInterfaceUnit）：負責取指令、取操作數和寫結果。

執行單元EU（ExcutionUnit）：負責指令的譯碼和執行。該單元無直接對外的接口，要譯碼的指令將從BIU的指令隊列中獲取，。指令預取隊列(IPQ)8088CPU由BIU和EU兩大部分構成：228088的流水線操作8088CPU包括兩大部分：EU和BIUBIU不斷地從存儲器取指令送入IPQ，EU不斷地從IPQ取出指令執行EU和BIU構成了一個簡單的2工位流水線指令預取隊列IPQ是實現流水線操作的關鍵（類似于工廠流水線的傳送帶）新型CPU將一條指令劃分成更多的階段，以便可以同時執行更多的指令例如，PIII為14個階段，P4為20個階段(超級流水線)234.

8088/8086CPU的特點采用并行流水線工作方式

——通過設置指令預取隊列實現對內存空間實行分段管理

——將內存分為4個邏輯段，以實現對1MB空間的尋址支持多處理器系統CPU內部結構存儲器尋址部分工作模式248088CPU的兩種工作模式8088可工作于兩種模式下最小模式最大模式最小模式為單處理器模式，控制信號較少，一般可不必接總線控制器。最大模式為多處理器模式，控制信號較多，須通過總線控制器與總線相連。25最小模式下的連接示意圖8088CPU??控制總線數據總線地址總線地址鎖存數據收發ALE時鐘發生器26最大模式下的連接示意圖8088CPU數據總線地址總線地址鎖存數據收發ALE時鐘發生器總線控制器控制總線27兩種工作模式的選擇方式8088是工作在最小還是最大模式由MN/MX端狀態決定。MN/MX=0工作于最大模式，反之工作于最小模式28二、8088CPU的引線及功能引腳定義的方法可大致分為：：每個引腳只傳送一種信息（RD等）；引腳電平的高低不同的信號（IO/M等）；CPU工作于不同方式有不同的名稱和定義（WR/LOCK等）；分時復用引腳（AD7

～AD0等）；引腳的輸入和輸出分別傳送不同的信息（RQ/GT等）。298088處理器芯片引腳圖:30主要引線（最小模式下）8088是工作在最小還是最大模式由MN/MX端狀態決定：MN/MX=0時工作于最大模式，反之工作于最小模式。數據信號線(DB)與地址信號線(AB)：AD7～AD0：三態，地址/數據復用線。ALE有效時為地址的低8位。地址信號有效時為輸出，傳送數據信號時為雙向。A16~A19/S3~S6：三態，輸出。高4位地址信號，與狀態信號S6-S3分時復用。A15～A8：三態，輸出。輸出8位地址信號。31S4,S3的狀態編碼表

S4

S3所代表段寄存器

0

0數據段寄存器

0

1堆棧段寄存器

1

0代碼段寄存器或不使用

1

1附加段寄存器其中：S6恒等于0,S5指示中斷允許標志位IF的狀態。32主要的控制和狀態信號WR：三態，輸出。寫命令信號；RD：三態，輸出。讀命令信號；IO/M：三態，輸出。指出當前訪問的是存儲器還是I/O接口。高：I/O接口，低：內存DEN：三態，輸出。低電平時，表示DB上的數據有效；RESET：輸入，為高時，CPU執行復位；ALE：三態，輸出。高：AB地址有效；DT/R：三態，輸出。數據傳送方向，高：CPU輸出，低：CPU輸入33[例]：當WR=1，RD=0，IO/M=0時，表示CPU當前正在進行讀存儲器操作。34READY信號(輸入)：用于協調CPU與存儲器、I/O接口之間的速度差異READY信號由存儲器或I/O接口發出。READY=0時，CPU就在T3后插入TW周期，插入的TW個數取決于READY何時變為高電平。35中斷請求和響應信號INTR：輸入，可屏蔽中斷請求輸入端。可用軟件屏蔽。高：有INTR中斷請求NMI：輸入，非屏蔽中斷請求輸入端。不可用軟件屏蔽。低高，有NMI中斷請求INTA：輸出，對INTR信號的響應。36總線保持信號HOLD：總線保持請求信號輸入端。當CPU

以外的其他設備要求占用總線時，通過該引腳向CPU發出請求。HLDA：輸出，對HOLD信號的響應。為高電平時，表示CPU已放棄總線控制權，所有三態信號線均變為高阻狀態。RESET:系統復位輸入信號,高電平有效.復位后CPU內部寄存器的狀態如下表所示37復位后的內部寄存器狀態表38

SS0:是一條狀態輸出線，它與IO/M

DT/R信號決定了最小模式下當前總線周期的狀態。

CLK：這個是時鐘信號輸入端。

VCC

：它是5V電源輸入引腳。

GND：它是接地端。39狀態編碼表408088最小模式系統結構示意圖：41三、8088CPU的功能結構1、8088/8086的內部結構8088內部由兩部分組成：執行單元（EU）總線接口單元（BIU）428088處理器內部結構框圖:43執行單元EU包括

算術邏輯單元（運算器）8個通用寄存器1個標志寄存器

EU部分控制電路44執行單元EU功能:執行指令

從指令隊列中取指令代碼譯碼在ALU中完成數據的運算運算結果的特征保存在標志寄存器FLAGS中。45總線接口單元BIU包括

段寄存器指令指針寄存器指令隊列地址加法器總線控制邏輯46總線接口單元BIU功能：從內存中取指令送入指令預取隊列負責與內存或輸入/輸出接口之間的數據傳送在執行轉移程序時，BIU使指令預取隊列復位，從指定的新地址取指令，并立即傳給執行單元執行。47結論指令預取隊列的存在使EU和BIU兩個部分可同時進行工作，即：實現指令的并行執行目的：提高了CPU的效率；降低了對存儲器存取速度的要求482、8088的內部寄存器含14個16位寄存器，按功能可分為三類8個通用寄存器4個段寄存器2個控制寄存器498088/8086的內部寄存器:50通用寄存器

數據寄存器（AX，BX，CX，DX）地址指針寄存器（SP，BP）變址寄存器（SI，DI）51數據寄存器8088含4個16位數據寄存器，它們又可分為8個8位寄存器，即：AXAH，ALBXBH，BLCXCH，CLDXDH，DL常用來存放參與運算的操作數或運算結果52數據寄存器特有的習慣用法AX：累加器。多用于存放中間運算結果。所有I/O指令必須都通過AX與接口傳送信息；BX：基址寄存器。在間接尋址中用于存放基地址；CX：計數寄存器。用于在循環或串操作指令中存放循環次數或重復次數；DX：數據寄存器。在32位乘除法運算時，存放高16位數；在間接尋址的I/O指令中存放

I/O端口地址。53地址指針寄存器SP：堆棧指針寄存器，其內容為棧頂的偏移地址；BP：基址指針寄存器，常用于在訪問內存時存放內存單元的偏移地址。54BX與BP在應用上的區別作為通用寄存器，二者均可用于存放數據；作為基址寄存器，BX通常用于尋址數據段；BP則通常用于尋址堆棧段。BX一般與DS或ES搭配使用55變址寄存器SI：源變址寄存器DI：目標變址寄存器變址寄存器常用于指令的間接尋址或變址尋址。特別是在串操作指令中，用SI存放源操作數的偏移地址，而用DI存放目標操作數的偏移地址。56段寄存器用于存放邏輯段的段基地址(邏輯段的概念后面將要介紹)

CS：代碼段寄存器

代碼段用于存放指令代碼

DS：數據段寄存器

ES：附加段寄存器

數據段和附加段用來存放操作數

SS：堆棧段寄存器

堆棧段用于存放返回地址，保存寄存器內容，傳遞參數578088/8086對段寄存器使用的約定:58控制寄存器IP：指令指針寄存器，其內容為下一條要執行指令的偏移地址8088的BIU維護著長度為4字節的指令隊列，該隊列按照“先進先出”FIFO（FirstInFirstOut）的方式進行工作。當隊列中出現一個字節或一個字節以上的空缺時，BIU會自動取指彌補這一空缺；當程序發生轉移時，BIU又會廢除原隊列，通過重新取指來形成新的指令隊列。BIU的取指對象位于內存的代碼段，在尋址時，其段地址由段寄存器CS提供，偏移地址由指令指針IP（InstructionPointer）提供。其中，指令指針IP是一個取指專用的16位地址寄存器，有時也被稱為程序計數器PC（ProgramCounter）。59它有自動增量的功能，與CS配合后總是指向下次要“取”的指令字節。在8位CPU中，PC所指的對象既是下次要取的指令字節，也是下次要譯碼執行的指令字節。但是，在8088中，“取指”和“指令的譯碼執行”是由兩個單元分別獨立完成的，二者可以并行操作，也就是說EU正在執行某條指令時，BIU可能正在取另一條指令，所以IP指示的只是取指的位置。IP不能由用戶直接編程，但執行某些指令（如轉移、子程序調用或子程序返回）或某些操作（如中斷調用或中斷返回）后，其值將發生變化。60FLAGS：標志寄存器狀態標志：存放運算結果的特征控制標志：控制某些特殊操作

6個狀態標志位(CF，SF，AF，PF，OF，ZF)3個控制標志位(IF，TF，DF)6162狀態標志位例給出以下運算結果及運算后各狀態標志位的狀態：10110110+1111010010110110

+11110100101010101CF=OF=AF=PF=SF=ZF=10101063四、8088/8086CPU的存儲器組織物理地址8088：20根地址線，可尋址220(1MB)個存儲單元CPU送到AB上的20位的地址稱為物理地址

648088有A19~A0共20根地址線向外傳送地址信號，用來尋址不同的存儲單元和I/O端口。在訪問存儲器時，其20根地址線都有效；在訪問外設時，僅16根地址線(A15~A0)有效。也就是說，8088管理著1MB的內存空間，同時也管理著64KB的I/O端口空間。其中，20位的內存地址稱為物理地址，BIU在尋址內存時將使用這一地址，它由BIU內20位的地址加法器形成。但是，這一地址與用戶在編程中使用的地址形式不同，后者被稱為內存的“邏輯地址”。65物理地址物理地址..60000H60001H60002H60003H60004H...12HF0H1BH08H存儲器的操作完全基于物理地址。問題：8088的內部總線和內部寄存器均為16位，如何生成20位地址？解決：存儲器分段66存儲器分段高地址低地址段基址段基址段基址段基址最大64KB，最小16B段i-1段i段i+167邏輯地址段基地址和段內偏移組成了邏輯地址

段地址偏移地址(偏移量)格式為：段地址:偏移地址物理地址=段基地址×16+偏移地址60002H00H12H60000H0000段基地址（16位）段首地址×××???×××偏移地址=0002H68物理地址的形成：69BIU中的地址加法器用來實現邏輯地址到物理地址的變換8088可同時訪問4個段，4個段寄存器中的內容指示了每個段的基地址段基址段內偏移物理地址+16位20位0000708088/8086對段寄存器使用的約定:71[例]：已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H，

DS段有一操作數，其偏移地址=0204H，

1)畫出各段在內存中的分布

2)指出各段首地址

3)該操作數的物理地址=？10550H250A0H2EF00H8FF00HCSSS

CSDSES解：

各段分布及段首址見右圖所示。操作數的物理地址為：250AH×10H+0204H=252A4H7273[例］：復位時CS的內容為FFFFH，IP的內容為0000H。復位后的啟動地址由CS段寄存器和IP的內容(作為偏移量)共同決定，即：啟動地址=CS×16+IP=FFFF0H+0000H=FFFF0H;74五、8088/8086CPU的工作時序時序的概念：CPU各引腳信號在時間上的關系。總線周期：CPU完成一次訪問內存(或接口)操作所需要的時間。一個總線周期至少包括4個時鐘周期。時鐘周期：由時鐘發生器產生。是計算機內部最小的時間單位，用Ti表示。(總線周期的時序參見教材p51)75圖2.218088的讀總線周期76圖2.228088的寫總線周期776.內部寄存器小結全部為16位寄存器只有4個數據寄存器分別可分為2個8位寄存器所有16位寄存器中：全部通用寄存器中，只有AX和CX中的內容一定為參加運算的數據，其余通用寄存器中的內容可能是數據，也可能是存放數據的地址；SP中的內容通常為堆棧段的棧頂地址；段寄存器中的內容為相應邏輯段的段地址；IP中的內容為下一條要取的指令的偏移地址；FLAGS中有9位標志位787.實模式下的存儲器尋址小結每個內存單元在整個內存空間中都具有惟一地址每個內存單元的地址都由兩部分組成：段基地址

:

段內相對地址（偏移地址）段基地址決定了邏輯段在內存中所占的區域，改變段基地址，則改變了邏輯段的位置。一個邏輯段的默認長度為64KB，最小長度值為16B。邏輯段可以有多個，但只有4種類型。在一個程序模塊中，每種類型的邏輯段最多只能有一個。79三、總線80主要內容：總線的基本概念和分類；總線的工作方式；常用系統總線標準。81總線結構的優點簡化系統設計（模塊化）提高兼容性便于擴充升級便于維修減低生產成本821.概述總線：

是一組導線和相關的控制、驅動電路的集合。是計算機系統各部件之間傳輸地址、數據和控制信息的通道。832.總線分類地址總線（AB）數據總線（DB）控制總線（CB）按信息傳送類型分CPU總線：CPU

其他部件系統總線：主機I/O接口外部總線：微機外設按層次結構843.總線的系統結構單總線結構CPUMMI/OI/OI/O85多總線結構面向CPU的雙總線結構面向主存的雙總線結構雙總線結構多總線結構86面向CPU的雙總線結構：存儲器與I/O接口間無直接通道CPUMI/OI/OI/O87面向存儲器的雙總線結構：在單總線結構基礎上增加一條CPU到存儲器的高速總線CPUMI/OI/OI/O88現代微機中的多總線結構：894.總線操作一個總線周期分為5個步驟：總線請求總線仲裁尋址數據傳送傳送結束905.總線的主要性能指標總線帶寬（B/S）：單位時間內總線上可傳送的數據量總線位寬（bit）：能同時傳送的數據位數總線的工作頻率（MHz）總線帶寬=（位寬/8）（工作頻率/每個存取周期的時鐘數）91總線傳輸需要解決的問題：傳輸同步——協調通信雙方的傳輸操作同步、異步、半同步總線仲裁——消除多個設備同時使用總線造成的沖突現象Master查詢，Slave獨立請求出錯處理信號驅動二、總線的基本功能92總線傳輸同步總線仲裁控制出錯處理總線驅動總線的基本功能：931、總線的數據傳送同步傳輸——用公共的時鐘統一各部件數據發送和接收的時機異步傳輸——用控制和狀態信號協調各部件數據發送和接收的時機半同步——用公共的時鐘統一控制和狀態信號的產生時機（即控制和狀態信號與時鐘是同步的），但數據發送和接收的時機仍不固定942、總線仲裁控制用來決定某一時刻哪一個部件可以使用總線集中控制——統一由總線控制器進行控制分散控制——總線控制由各部件共同實現，所有部件均按統一的規則來訪問總線95總線仲裁——集中控制1）鏈式查詢（p59圖2-28）——基本原理是：部件提出申請（BR）總線控制器發出批準信號（BG）提出申請的部件截獲BG，并禁止BG信號進一步向后傳播提出申請的部件發出總線忙信號（BS），開始使用總線。總線忙信號將阻止其他部件使用總線，直到使用總線的設備釋放總線電路最簡單，但優先級固定，不能改變96總線仲裁——集中控制2）計數器查詢——基本原理是：需要使用總線的部件提出申請（BR）總線控制器發出遞增的設備地址提出申請的設備檢查設備地址，若與自己的地址匹配，就發出總線忙信號（BS），然后就可以使用總線總線控制器根據檢測到BS信號時的設備地址就知道當前哪個設備使用了總線調整設備地址發出的順序即可改變優先級別仲裁過程較慢97總線仲裁——集中控制3）獨立請求——基本原理是：每個設備都擁有獨立的總線請求線和總線應答線總線控制器對所有的總線請求進行優先級排隊，并響應級別最高的請求得到響應的設備將占用總線進行傳輸最常用，響應速度最快PC機中使用的8237DMAC采用此種方式3、總線驅動及出錯處理98三、常用系統總線和外設總線標準991、系統總線：ISA（8/16位）PCI（32/64位）AGP（加速圖形端口）PCI-E（PCIExpress）目前最新的系統總線標準，采用串行方式傳輸數據，依靠高頻率來獲得高性能。1002、外設總線USB總線IEEE1394101本章小結微處理器的一般構成8088CPU的主要引線及其功能8088CPU的內部結構內部寄存器功能寄存器中數據的含義8位寄存器中存放的均為運算的數據存儲器尋址邏輯地址，段基地址，偏移地址，物理地址102最小模式下的連接示意圖8088CPU??控制總線數據總線地址總線地址鎖存數據收發器ALE時鐘發生器3片8282DT/R#DEN#8286103最大模式最大模式——可支持多處理器（p66圖2-33）大多數控制信號是由總線控制器8288對S0#、S1#、S2#三個信號譯碼得到，如DT/R#、ALE、DEN#、IOR#、IOW#、MEMR#、MEMW#信號。DB和AB的構成