EDA技術(shù)與VHDL DSP Builder設(shè)計(jì)初步_第1頁(yè)
EDA技術(shù)與VHDL DSP Builder設(shè)計(jì)初步_第2頁(yè)
EDA技術(shù)與VHDL DSP Builder設(shè)計(jì)初步_第3頁(yè)
EDA技術(shù)與VHDL DSP Builder設(shè)計(jì)初步_第4頁(yè)
EDA技術(shù)與VHDL DSP Builder設(shè)計(jì)初步_第5頁(yè)
已閱讀5頁(yè),還剩122頁(yè)未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

會(huì)計(jì)學(xué)1EDA技術(shù)與VHDLDSPBuilder設(shè)計(jì)初步9.1Matlab/DSPBuilder及其設(shè)計(jì)流程KX康芯科技圖9-1基于Matlab、DSPBuilder、QuartusII等工具

第1頁(yè)/共127頁(yè)9.1Matlab/DSPBuilder及其設(shè)計(jì)流程KX康芯科技自動(dòng)流程:1、MATLAB/Simulink建模;2、系統(tǒng)仿真;3、DSPBuilder完成VHDL轉(zhuǎn)換、綜合、適配、下載;4、嵌入式邏輯分析儀實(shí)時(shí)測(cè)試。手動(dòng)流程:1、MATLAB/Simulink建模;2、系統(tǒng)仿真;3、DSPBuilder完成VHDL轉(zhuǎn)換、綜合、適配;4、Modelsim對(duì)TestBench功能仿真;5、QuartusII直接完成適配(進(jìn)行優(yōu)化設(shè)置);6、QuartusII完成時(shí)序仿真;7、引腳鎖定;8、下載/配置與嵌入式邏輯分析儀等實(shí)時(shí)測(cè)試;9、對(duì)配置器件編程,設(shè)計(jì)完成。第2頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-2正弦波發(fā)生模塊原理圖

第3頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技9.2.1建立設(shè)計(jì)模型1、打開(kāi)Matlab環(huán)境

圖9-2正弦波發(fā)生模塊原理圖

第4頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技9.2.1建立設(shè)計(jì)模型2、建立工作庫(kù)cde:/mkdir/myprj/sinwavecd/myprj/sinwave第5頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技3、了解simulink庫(kù)管理器

圖9-2正弦波發(fā)生模塊原理圖

第6頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技3、了解simulink庫(kù)管理器

圖9-5simulink庫(kù)管理器第7頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技4.simulink的模型文件

圖9-6建立新模型第8頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技5、放置SignalCompilder

6、放置IncrementDecrement

7.設(shè)置IncCount總線類型(BusType);輸出位寬(Numberofbits);增減方向(Direction);開(kāi)始值(StartingValue);是否使用控制輸入(UseControlInputs)時(shí)鐘相位選擇(ClockPhaseSelection)第9頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-7放置SignalCompiler

第10頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-8遞增遞減模塊改名為IncCount7.設(shè)置IncCount第11頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-9設(shè)置遞增遞減模塊

7.設(shè)置IncCount第12頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-10LUT模塊7.設(shè)置IncCount第13頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技8、放置正弦查找表(SinLUT)127*sin[0:2*pi/2^6]:2*pi])9-1127*sin[0:2*pi/2^8]:2*pi])

9-2511*sin[0:2*pi/2^6]:2*pi])+512

9-3第14頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-11設(shè)置SinLUT

8、放置正弦查找表(SinLUT)第15頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-12Delay模塊及其參數(shù)設(shè)置窗9、放置Delay模塊第16頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-13設(shè)置SinCtrl

10、放置端口SinCtrl

第17頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-13設(shè)置SinCtrl

10、放置端口SinCtrl

第18頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-14設(shè)置乘法單元11、放置Product模塊第19頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-15設(shè)置SinOut

12.放置輸出端口SinOut13.設(shè)計(jì)文件存盤第20頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-16Step模塊9.2.2Simulink模型仿真1、加入仿真步進(jìn)模塊

第21頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-17Scope模型

9.2.2Simulink模型仿真2、添加波形觀察模塊第22頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-18Scope初始顯示2、添加波形觀察模塊第23頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-19設(shè)置Scope參數(shù)

3、Scope參數(shù)設(shè)置

第24頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-20sinout全圖

3、Scope參數(shù)設(shè)置

第25頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-21設(shè)置Step4、設(shè)置仿真激勵(lì)第26頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-22simulink仿真Start

4、設(shè)置仿真激勵(lì)第27頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-23simulink仿真設(shè)置

5、啟動(dòng)仿真

第28頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-24有符號(hào)輸出波形(系統(tǒng)級(jí)仿真)5、啟動(dòng)仿真

第29頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-25無(wú)符號(hào)輸出波形(系統(tǒng)級(jí)仿真)5、啟動(dòng)仿真

第30頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-26無(wú)符號(hào)整數(shù)SignedInteger輸出電路

6、設(shè)計(jì)成無(wú)符號(hào)數(shù)據(jù)輸出

第31頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-27SinOut1模塊設(shè)置7、各模塊功能說(shuō)明

第32頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-28ExtractBit模塊設(shè)置

7、各模塊功能說(shuō)明

第33頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-29BusConversion模塊設(shè)置

7、各模塊功能說(shuō)明

第34頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-30BusConcatenation模塊設(shè)置7、各模塊功能說(shuō)明

第35頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-31SinOut1模塊設(shè)置

7、各模塊功能說(shuō)明

第36頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-32NOT模塊設(shè)置7、各模塊功能說(shuō)明

第37頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-33雙擊SignalCompiler

9.2.3SignalCompiler使用方法

1、分析當(dāng)前的模型第38頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-34打開(kāi)SignalCompiler窗口

2、設(shè)置SignalCompiler

第39頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-35sinout工程處理信息

3、把模型文件MDL轉(zhuǎn)換成VHDL4、綜合(Synthesis)

5、QuartusII適配第40頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-36準(zhǔn)備執(zhí)行tcl文件

9.2.4使用ModelSim進(jìn)行RTL級(jí)仿真

第41頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-37ModelSim仿真結(jié)果

9.2.4使用ModelSim進(jìn)行RTL級(jí)仿真

第42頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-38ModelSim的信號(hào)設(shè)置

9.2.4使用ModelSim進(jìn)行RTL級(jí)仿真

第43頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-39設(shè)為Analog

9.2.4使用ModelSim進(jìn)行RTL級(jí)仿真

第44頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-40sinout工程的ModelSim仿真波形(RTL級(jí)仿真)

9.2.4使用ModelSim進(jìn)行RTL級(jí)仿真

第45頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-41打開(kāi)QuartusII工程進(jìn)行編譯和時(shí)序仿真

9.2.5使用QuartusII實(shí)現(xiàn)時(shí)序仿真第46頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-42QuartusII工程VHDL程序?qū)嶓w

9.2.5使用QuartusII實(shí)現(xiàn)時(shí)序仿真第47頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-43打開(kāi)QuartusII工程的vec仿真激勵(lì)文件

9.2.5使用QuartusII實(shí)現(xiàn)時(shí)序仿真第48頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-44設(shè)置仿真文件路徑

9.2.5使用QuartusII實(shí)現(xiàn)時(shí)序仿真第49頁(yè)/共127頁(yè)9.2正弦信號(hào)發(fā)生器設(shè)計(jì)

KX康芯科技圖9-45sinout工程的QuartusII仿真波形(門級(jí)時(shí)序仿真)

9.2.5使用QuartusII實(shí)現(xiàn)時(shí)序仿真9.2.6硬件測(cè)試與硬件實(shí)現(xiàn)第50頁(yè)/共127頁(yè)9.3DSPBuilder層次化設(shè)計(jì)

KX康芯科技圖9-46準(zhǔn)備建立subsystem

9.2.5使用QuartusII實(shí)現(xiàn)時(shí)序仿真第51頁(yè)/共127頁(yè)9.3DSPBuilder層次化設(shè)計(jì)

KX康芯科技圖9-47建立subsystem后

9.2.5使用QuartusII實(shí)現(xiàn)時(shí)序仿真第52頁(yè)/共127頁(yè)9.3DSPBuilder層次化設(shè)計(jì)

KX康芯科技圖9-48subsin/subsystem子系統(tǒng)圖

9.2.5使用QuartusII實(shí)現(xiàn)時(shí)序仿真第53頁(yè)/共127頁(yè)9.3DSPBuilder層次化設(shè)計(jì)

KX康芯科技圖9-49修改子系統(tǒng)名

9.2.5使用QuartusII實(shí)現(xiàn)時(shí)序仿真第54頁(yè)/共127頁(yè)9.3DSPBuilder層次化設(shè)計(jì)

KX康芯科技圖9-50修改SubSystem的端口

9.2.5使用QuartusII實(shí)現(xiàn)時(shí)序仿真第55頁(yè)/共127頁(yè)9.3DSPBuilder層次化設(shè)計(jì)

KX康芯科技圖9-51頂層圖的改變

9.2.5使用QuartusII實(shí)現(xiàn)時(shí)序仿真第56頁(yè)/共127頁(yè)9.3DSPBuilder層次化設(shè)計(jì)

KX康芯科技圖9-52含subsystem的subsint模型

9.2.5使用QuartusII實(shí)現(xiàn)時(shí)序仿真第57頁(yè)/共127頁(yè)9.3DSPBuilder層次化設(shè)計(jì)

KX康芯科技圖9-53Scope1波形圖

9.2.5使用QuartusII實(shí)現(xiàn)時(shí)序仿真第58頁(yè)/共127頁(yè)9.3DSPBuilder層次化設(shè)計(jì)

KX康芯科技圖9-54Scope波形圖

9.2.5使用QuartusII實(shí)現(xiàn)時(shí)序仿真第59頁(yè)/共127頁(yè)9.3DSPBuilder層次化設(shè)計(jì)

KX康芯科技圖9-55SubSystem設(shè)置

9.2.5使用QuartusII實(shí)現(xiàn)時(shí)序仿真第60頁(yè)/共127頁(yè)9.3DSPBuilder層次化設(shè)計(jì)

KX康芯科技圖9-56編輯singen的“Masktype”

9.2.5使用QuartusII實(shí)現(xiàn)時(shí)序仿真第61頁(yè)/共127頁(yè)9.4基于DSPBuilder的DDS設(shè)計(jì)

KX康芯科技圖9-57DDS系統(tǒng)

9.4.1DDS模塊設(shè)計(jì)

第62頁(yè)/共127頁(yè)9.4基于DSPBuilder的DDS設(shè)計(jì)

KX康芯科技圖9-58DDS子系統(tǒng)SubDDS

9.4.1DDS模塊設(shè)計(jì)

第63頁(yè)/共127頁(yè)9.4基于DSPBuilder的DDS設(shè)計(jì)

KX康芯科技

9.4.1DDS模塊設(shè)計(jì)

Freqword模塊:(Altbus)庫(kù):AlteraDSPBuilder中IO&Bus庫(kù)參數(shù)“BusType”設(shè)為“signedInteger”參數(shù)“NodeType”設(shè)為“Inputport”參數(shù)“numberofbits”設(shè)為“32”

Phaseword模塊:(Altbus)庫(kù):AlteraDSPBuilder中IO&Bus庫(kù)參數(shù)“BusType”設(shè)為“signedInteger”參數(shù)“NodeType”設(shè)為“Inputport”參數(shù)“numberofbits”設(shè)為“32”

第64頁(yè)/共127頁(yè)9.4基于DSPBuilder的DDS設(shè)計(jì)

KX康芯科技

9.4.1DDS模塊設(shè)計(jì)

Amp模塊:(Altbus)庫(kù):AlteraDSPBuilder中IO&Bus庫(kù)參數(shù)“BusType”設(shè)為“signedInteger”參數(shù)“NodeType”設(shè)為“Inputport”參數(shù)“numberofbits”設(shè)為“10”

DDSout模塊:(Altbus)庫(kù):AlteraDSPBuilder中IO&Bus庫(kù)參數(shù)“BusType”設(shè)為“signedInteger”參數(shù)“NodeType”設(shè)為“Outputport”參數(shù)“numberofbits”設(shè)為“10”

第65頁(yè)/共127頁(yè)9.4基于DSPBuilder的DDS設(shè)計(jì)

KX康芯科技

9.4.1DDS模塊設(shè)計(jì)

ParallelAdderSubtractor模塊:(ParallelAdderSubtractor)庫(kù):AlteraDSPBuilder中Arithmetic庫(kù)參數(shù)“NumberofInputs”設(shè)為“2”“Add(+)Sub(-)”設(shè)為“++”選擇“Pipeline”參數(shù)“ClockPhaseSelection”Delay模塊:(Delay)庫(kù):AlteraDSPBuilder中Storage庫(kù)參數(shù)“Depth”設(shè)為“1”參數(shù)“ClockPhaseSelection”設(shè)為“1”

第66頁(yè)/共127頁(yè)9.4基于DSPBuilder的DDS設(shè)計(jì)

KX康芯科技

9.4.1DDS模塊設(shè)計(jì)

Phaseword1模塊:(Altbus)庫(kù):AlteraDSPBuilder中IO&Bus庫(kù)參數(shù)“BusType”設(shè)為“signedInteger”參數(shù)“NodeType”設(shè)為“InternalNode”參數(shù)“numberofbits”設(shè)為“32”

ParallelAdderSubtractor1模塊:(ParallelAdderSubtractor)庫(kù):AlteraDSPBuilder中Arithmetic庫(kù)參數(shù)“NumberofInputs”設(shè)為“2”“Add(+)Sub(-)”設(shè)為“++”選擇“Pipeline”參數(shù)“ClockPhaseSelection”

第67頁(yè)/共127頁(yè)9.4基于DSPBuilder的DDS設(shè)計(jì)

KX康芯科技

9.4.1DDS模塊設(shè)計(jì)

BusConversion2模塊:(BusConversion)庫(kù):AlteraDSPBuilder中IO&Bus庫(kù)參數(shù)“InputBusType”設(shè)為“signedInteger”參數(shù)“Input[numberofbits].[]”設(shè)為32參數(shù)“OutputBusType”設(shè)為“SignedInteger”參數(shù)“Output[numberofbits[.[]”設(shè)為“10”參數(shù)“InputBitConnectedtoOutputMSB”設(shè)為“31”參數(shù)“InputBitConnectedtoOutputLSB”設(shè)為“22”使用“Round”

Product模塊:(Product)庫(kù):AlteraDSPBuilder中Arithemtic庫(kù)參數(shù)“Pipeline”設(shè)為“2”參數(shù)“ClockPhaseSelection”設(shè)為“1”不選擇“UseLPM”

第68頁(yè)/共127頁(yè)9.4基于DSPBuilder的DDS設(shè)計(jì)

KX康芯科技

9.4.1DDS模塊設(shè)計(jì)

BusConversion3模塊:(BusConversion)庫(kù):AlteraDSPBuilder中IO&Bus庫(kù)參數(shù)“InputBusType”設(shè)為“signedInteger”參數(shù)“Input[numberofbits].[]”設(shè)為“20”參數(shù)“OutputBusType”設(shè)為“SignedInteger”參數(shù)“Output[numberofbits[.[]”設(shè)為“10”參數(shù)“InputBitConnectedtoOutputMSB”設(shè)為“18”參數(shù)“InputBitConnectedtoOutputLSB”設(shè)為“9”使用“Round”使用“Saturate”

第69頁(yè)/共127頁(yè)9.4基于DSPBuilder的DDS設(shè)計(jì)

KX康芯科技圖9-59DDS系統(tǒng)輸出波形

9.4.1DDS模塊設(shè)計(jì)

第70頁(yè)/共127頁(yè)9.4基于DSPBuilder的DDS設(shè)計(jì)

KX康芯科技圖9-60DDS系統(tǒng)輸出波形

9.4.1DDS模塊設(shè)計(jì)

第71頁(yè)/共127頁(yè)9.4基于DSPBuilder的DDS設(shè)計(jì)

KX康芯科技圖9-61FSK調(diào)制模型

9.4.2FSK調(diào)制器設(shè)計(jì)第72頁(yè)/共127頁(yè)9.4基于DSPBuilder的DDS設(shè)計(jì)

KX康芯科技圖9-62FSK調(diào)制的Sinulink仿真結(jié)果

9.4.2FSK調(diào)制器設(shè)計(jì)第73頁(yè)/共127頁(yè)9.4基于DSPBuilder的DDS設(shè)計(jì)

KX康芯科技圖9-63正交信號(hào)發(fā)生器MDL模型

9.4.3正交信號(hào)發(fā)生器設(shè)計(jì)第74頁(yè)/共127頁(yè)9.4基于DSPBuilder的DDS設(shè)計(jì)

KX康芯科技圖9-64數(shù)字移相信號(hào)發(fā)生器MDL模型

9.4.4數(shù)控移相信號(hào)發(fā)生器設(shè)計(jì)

第75頁(yè)/共127頁(yè)9.4基于DSPBuilder的DDS設(shè)計(jì)

KX康芯科技圖9-65數(shù)字移相信號(hào)發(fā)生器輸出波形

9.4.4數(shù)控移相信號(hào)發(fā)生器設(shè)計(jì)

第76頁(yè)/共127頁(yè)9.4基于DSPBuilder的DDS設(shè)計(jì)

KX康芯科技圖9-66AM發(fā)生器模型

9.4.5幅度調(diào)制信號(hào)發(fā)生器設(shè)計(jì)9-4第77頁(yè)/共127頁(yè)9.4基于DSPBuilder的DDS設(shè)計(jì)

KX康芯科技圖9-67AM模型仿真波形

9.4.5幅度調(diào)制信號(hào)發(fā)生器設(shè)計(jì)第78頁(yè)/共127頁(yè)9.5數(shù)字編碼與譯碼器設(shè)計(jì)

KX康芯科技圖9-68線性反饋移位寄存器的構(gòu)成

9.5.1偽隨機(jī)序列

(9-5)(9-6)第79頁(yè)/共127頁(yè)9.5數(shù)字編碼與譯碼器設(shè)計(jì)

KX康芯科技圖9-69m序列發(fā)生器模型

9.5.1偽隨機(jī)序列

第80頁(yè)/共127頁(yè)9.5數(shù)字編碼與譯碼器設(shè)計(jì)

KX康芯科技圖9-70修改后的m序列發(fā)生器模型

9.5.1偽隨機(jī)序列

第81頁(yè)/共127頁(yè)9.5數(shù)字編碼與譯碼器設(shè)計(jì)

KX康芯科技圖9-71m序列發(fā)生器Simulink仿真結(jié)果

9.5.1偽隨機(jī)序列

第82頁(yè)/共127頁(yè)9.5數(shù)字編碼與譯碼器設(shè)計(jì)

KX康芯科技

9.5.2幀同步檢出

(9-7)第83頁(yè)/共127頁(yè)9.5數(shù)字編碼與譯碼器設(shè)計(jì)

KX康芯科技圖9-72幀同步檢出模型

9.5.2幀同步檢出第84頁(yè)/共127頁(yè)9.5數(shù)字編碼與譯碼器設(shè)計(jì)

KX康芯科技圖9-73bxp1m子系統(tǒng)

9.5.2幀同步檢出第85頁(yè)/共127頁(yè)9.5數(shù)字編碼與譯碼器設(shè)計(jì)

KX康芯科技圖9-74bxn1m子系統(tǒng)

9.5.2幀同步檢出第86頁(yè)/共127頁(yè)9.5數(shù)字編碼與譯碼器設(shè)計(jì)

KX康芯科技圖9-75幀同步的巴克碼檢測(cè)仿真結(jié)果

9.5.2幀同步檢出第87頁(yè)/共127頁(yè)9.6硬件環(huán)HIL仿真設(shè)計(jì)

KX康芯科技圖9-76插入HIL的Simulink模型硬件仿真說(shuō)明圖

9.6.1HIL仿真流程

1.首先完成一個(gè)Simulink模型設(shè)計(jì)第88頁(yè)/共127頁(yè)9.6硬件環(huán)HIL仿真設(shè)計(jì)

KX康芯科技圖9-77掃頻濾波信號(hào)發(fā)生器Simulink模型圖,文件名freqsweep.mdl

9.6.1HIL仿真流程

1.首先完成一個(gè)Simulink模型設(shè)計(jì)第89頁(yè)/共127頁(yè)9.6硬件環(huán)HIL仿真設(shè)計(jì)

KX康芯科技圖9-78掃頻濾波信號(hào)發(fā)生器算法(軟件)仿真波形

9.6.1HIL仿真流程

1.首先完成一個(gè)Simulink模型設(shè)計(jì)第90頁(yè)/共127頁(yè)9.6硬件環(huán)HIL仿真設(shè)計(jì)

KX康芯科技圖9-79SignalCompiler對(duì)掃頻濾波信號(hào)發(fā)生器進(jìn)行轉(zhuǎn)換、綜合和適配

9.6.1HIL仿真流程

2.通過(guò)DSPBuilder轉(zhuǎn)化成QuartusII的工程

第91頁(yè)/共127頁(yè)9.6硬件環(huán)HIL仿真設(shè)計(jì)

KX康芯科技圖9-80消去原設(shè)計(jì),加入HIL模塊

9.6.1HIL仿真流程

3.用HIL模塊取代設(shè)計(jì)模型的所有電路第92頁(yè)/共127頁(yè)9.6硬件環(huán)HIL仿真設(shè)計(jì)

KX康芯科技圖9-81向Simulink圖中拖入HIL模塊

9.6.1HIL仿真流程

3.用HIL模塊取代設(shè)計(jì)模型的所有電路第93頁(yè)/共127頁(yè)9.6硬件環(huán)HIL仿真設(shè)計(jì)

KX康芯科技圖9-82HIL模塊工程加載與參數(shù)設(shè)置窗

4.HIL模塊參數(shù)設(shè)置

第94頁(yè)/共127頁(yè)9.6硬件環(huán)HIL仿真設(shè)計(jì)

KX康芯科技圖9-83HIL模塊編譯與編程窗

4.HIL模塊參數(shù)設(shè)置

第95頁(yè)/共127頁(yè)9.6硬件環(huán)HIL仿真設(shè)計(jì)

KX康芯科技圖9-84加入了HIL模塊的掃頻濾波電路模型

9.6.1HIL仿真流程

5.進(jìn)行HIL硬件仿真

第96頁(yè)/共127頁(yè)9.6硬件環(huán)HIL仿真設(shè)計(jì)

KX康芯科技圖9-84加入了HIL模塊的掃頻濾波電路模型

9.6.1HIL仿真流程

5.進(jìn)行HIL硬件仿真

第97頁(yè)/共127頁(yè)9.6硬件環(huán)HIL仿真設(shè)計(jì)

KX康芯科技圖9-86利用專用編程模塊向FPGA下載

5.進(jìn)行HIL硬件仿真

第98頁(yè)/共127頁(yè)9.6硬件環(huán)HIL仿真設(shè)計(jì)

KX康芯科技圖9-87加入了HIL模塊的FSK模型

9.6.2FSK的HIL仿真第99頁(yè)/共127頁(yè)9.6硬件環(huán)HIL仿真設(shè)計(jì)

KX康芯科技圖9-88加入了HIL模塊的FSK模型中方波信號(hào)參數(shù)設(shè)置窗口

9.6.2FSK的HIL仿真第100頁(yè)/共127頁(yè)9.6硬件環(huán)HIL仿真設(shè)計(jì)

KX康芯科技圖9-89加入了HIL模塊的FSK模型中仿真參數(shù)設(shè)置窗口

9.6.2FSK的HIL仿真第101頁(yè)/共127頁(yè)9.6硬件環(huán)HIL仿真設(shè)計(jì)

KX康芯科技圖9-90加入了HIL模塊的FSK模型仿真波形圖

9.6.2FSK的HIL仿真第102頁(yè)/共127頁(yè)9.7DSPBuilder的狀態(tài)機(jī)設(shè)計(jì)

KX康芯科技圖9-91由狀態(tài)機(jī)模塊和雙口RAM構(gòu)成的FIFO存儲(chǔ)器電路fifo_control.mdl

9.7.1FIFO控制狀態(tài)機(jī)設(shè)計(jì)示例

第103頁(yè)/共127頁(yè)9.7DSPBuilder的狀態(tài)機(jī)設(shè)計(jì)

KX康芯科技圖9-92加減計(jì)數(shù)器模塊Up_Down_Counter內(nèi)部電路

9.7.1FIFO控制狀態(tài)機(jī)設(shè)計(jì)示例

第104頁(yè)/共127頁(yè)9.7DSPBuilder的狀態(tài)機(jī)設(shè)計(jì)

KX康芯科技圖9-93狀態(tài)機(jī)轉(zhuǎn)換表圖

9.7.1FIFO控制狀態(tài)機(jī)設(shè)計(jì)示例

第105頁(yè)/共127頁(yè)9.7DSPBuilder的狀態(tài)機(jī)設(shè)計(jì)

KX康芯科技圖9-94庫(kù)中默認(rèn)狀態(tài)機(jī)表模塊

9.7.1FIFO控制狀態(tài)機(jī)設(shè)計(jì)示例

第106頁(yè)/共127頁(yè)9.7DSPBuilder的狀態(tài)機(jī)設(shè)計(jì)

KX康芯科技表9-1FIFO控制器狀態(tài)轉(zhuǎn)換表

9.7.1FIFO控制狀態(tài)機(jī)設(shè)計(jì)示例

當(dāng)前狀態(tài)條件次態(tài)empty(push=1)&(count_in!=250)push_not_fullempty(push=0)&(pop=0)idlefull(push=0)&(pop=0)idlefull(pop=1)pop_not_emptyidle(pop=1)&(count_in=0)emptyidlepush=1push_not_fullidle(pop=1)&(count_in!=0)pop_not_emptyidle(push=1)&(count_in=250)fullpop_not_empty(push=0)&(pop=0)idlepop_not_empty(pop=1)&(count_in=0)emptypop_not_empty(push=1)&(count_in!=250)push_not_fullpop_not_empty(pop=1)&(count_in!=0)pop_not_emptypop_not_empty(push=1)&(count_in=250)fullpush_not_full(push=0)&(pop=0)idlepush_not_full(push=1)&(count_in=0)emptypush_not_full(push=1)&(count_in!=250)push_not_fullpush_not_full(push=1)&(count_in=250)fullpush_not_full(pop=1)&(count_in!=0)pop_not_empty第107頁(yè)/共127頁(yè)9.7DSPBuilder的狀態(tài)機(jī)設(shè)計(jì)

KX康芯科技圖9-95狀態(tài)機(jī)模塊圖

9.7.2狀態(tài)機(jī)設(shè)計(jì)流程第108頁(yè)/共127頁(yè)9.7DSPBuilder的狀態(tài)機(jī)設(shè)計(jì)

KX康芯科技圖9-96狀態(tài)機(jī)表的“Inputs”頁(yè)

9.7.2狀態(tài)機(jī)設(shè)計(jì)流程第109頁(yè)/共127頁(yè)9.7DSPBuilder的狀態(tài)機(jī)設(shè)計(jì)

KX康芯科技圖9-97狀態(tài)機(jī)表的“States”頁(yè)

9.7.2狀態(tài)機(jī)設(shè)計(jì)流程第110頁(yè)/共127頁(yè)9.7DSPBuilder的狀態(tài)機(jī)設(shè)計(jì)

KX康芯科技表9-2定義條件描述的條件操作符的優(yōu)先級(jí)別

9.7.2狀態(tài)機(jī)設(shè)計(jì)流程比較操作符說(shuō)明優(yōu)先級(jí)示例-unary)負(fù)1-1(…)括號(hào)1(1)=數(shù)值相等2in1=5!=不等于2in1!=5>大于2in1>in2>=大于等于2in1>=in2<小于2in1<in2<=小于等于2in1<=in2&與2(in1=in2)&(in3>=4)

或2(in1=in2)(in1>=in2)第111頁(yè)/共127頁(yè)9.7DSPBuilder的狀態(tài)機(jī)設(shè)計(jì)

KX康芯科技表9-3順序計(jì)算判斷示例

9.7.2狀態(tài)機(jī)設(shè)計(jì)流程當(dāng)前狀條件次態(tài)Idle(pop=1)&(count_in=0)emptyIdlepush=1push-_not_fullIdle(pop=1)&(count_in!=0)pop_not_emptyIdle(push=1)&(count_in=250)full第112頁(yè)/共127頁(yè)9.7DSPBuilder的狀態(tài)機(jī)設(shè)計(jì)

KX康芯科技

9.7.2狀態(tài)機(jī)設(shè)計(jì)流程【例9-1】

IF((pop_sig=1)AND(conut_in_sig=0))THENnext_state<=empty_st;ELSIF(push_sig=1)THENnext_state<=push_not_full_st;ELSIF(pop_sig=1)AND(conut_in_sig/=0))THENnext_state<=pop_not_empty_st;ELSIF(push_sig=1)AND(conut_in_sig=250))THENnext_state<=full_st;ELSEnext_state<=idle_st;ENDIF;第113頁(yè)/共127頁(yè)9.7DSPBuilder的狀態(tài)機(jī)設(shè)計(jì)

KX康芯科技表9-4表9-3的改變

9.7.2狀態(tài)機(jī)設(shè)計(jì)流程當(dāng)前狀條件次態(tài)Idle(pop=1)&(count_in=0)emptyIdle(push=1)&(count_in=250)fullIdle(pop=1)&(count_in!=0)pop_not_emptyIdlepush=1push-_not_full第114頁(yè)/共127頁(yè)9.7DSPBuilder的狀態(tài)機(jī)設(shè)計(jì)

KX康芯科技

9.7.2狀態(tài)機(jī)設(shè)計(jì)流程【例9-2】IF((pop_sig=1)AND(conut_in_sig=0))THENnext_state<=empty_st;ELSIF(pop_sig=1)AND(conut_in_sig/=0))THENnext_state<=pop_not_empty_st;

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論