PAGEPAGE6/8FPGA或VHDL）所完成的電路FPGA上進(jìn)行測(cè)試，是現(xiàn)代IC設(shè)計(jì)驗(yàn)證的技術(shù)主流。這些可編輯元件可以被用來(lái)實(shí)現(xiàn)一些基本的邏輯門(mén)電路（比如ANDORXORFPGA或者其他更加完整的記憶塊。FPGA一般來(lái)說(shuō)比ASIC（專(zhuān)用集成芯片）FPGA。因?yàn)檫@些芯片有比較差的可編輯能力，所以這些設(shè)計(jì)的開(kāi)發(fā)是在普通的FPGA上完成的，然后將設(shè)計(jì)轉(zhuǎn)移到一個(gè)類(lèi)似于ASICCPLD（復(fù)雜可編程邏輯器件備。系統(tǒng)功能描述本設(shè)計(jì)主要實(shí)現(xiàn)以下六個(gè)功能：4位數(shù)字并按“4才能更改系統(tǒng)密碼，然后輸入4*35清除輸入錯(cuò)誤：當(dāng)輸入數(shù)位小于4位時(shí)可以按“000統(tǒng)只在密碼更改狀態(tài)和系統(tǒng)初始狀態(tài)下才能復(fù)位。系統(tǒng)設(shè)計(jì)思路VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語(yǔ)句外，VHDL的語(yǔ)言形式、描述風(fēng)格以與語(yǔ)法是十分類(lèi)似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱(chēng)設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱(chēng)可視部分，與端口）和部（或稱(chēng)不可視部分的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。VHDL1鍵盤(pán)消抖鍵盤(pán)消抖鍵盤(pán)編碼輸入處理顯示系統(tǒng)控制鍵盤(pán)矩陣時(shí)鐘與掃描圖1系統(tǒng)結(jié)構(gòu)圖時(shí)鐘產(chǎn)生模塊此模塊主要功能是產(chǎn)生時(shí)鐘信號(hào)和鍵盤(pán)掃描信號(hào)。主要產(chǎn)生三個(gè)時(shí)鐘信號(hào)、64H100kH產(chǎn)生模塊中，用來(lái)產(chǎn)生掃描信號(hào)。由于要產(chǎn)生多個(gè)時(shí)鐘信號(hào)。2*KH，其按照1110-1101-1011-0111的規(guī)律循環(huán)變化，并通過(guò)KC來(lái)檢測(cè)是否有鍵按下。其他鍵也是類(lèi)似原理。特別值得注意的是鍵盤(pán)掃描電路掃描時(shí)鐘的確立，如果掃描時(shí)鐘不合適，將產(chǎn)生鍵按下時(shí)反應(yīng)太慢，或KC產(chǎn)生錯(cuò)誤的輸出。按鍵消抖模塊本設(shè)計(jì)采用機(jī)械鍵盤(pán)，其缺點(diǎn)是易產(chǎn)生抖動(dòng)，因此鍵盤(pán)輸出KC[20]必須經(jīng)過(guò)消抖3316Hz444鍵盤(pán)編碼模塊信號(hào)KC[20]并不能直接用于鍵盤(pán)輸入處理模塊，因此必須由鍵盤(pán)編碼電路對(duì)數(shù)字按鍵的輸*101101輸出的系統(tǒng)復(fù)位輔助信號(hào)mm共同作用產(chǎn)生，從而實(shí)現(xiàn)只能在密碼更改狀態(tài)和系統(tǒng)初始狀態(tài)下才能進(jìn)行系統(tǒng)復(fù)位，確保系統(tǒng)安全可靠。按鍵輸入處理模塊44輸入將被忽略。顯示模塊為了節(jié)省I/O管腳和芯片部資源，本設(shè)計(jì)采用動(dòng)態(tài)掃描的方法進(jìn)行顯示。模塊用100kHz時(shí)鐘信號(hào)和人眼的視覺(jué)暫留效應(yīng)使44VHDL管和哪一組輸入數(shù)據(jù)。系統(tǒng)主控模塊此模塊是系統(tǒng)的核心控制模塊，系統(tǒng)的所有控制行為都是由它完成的，采用狀態(tài)機(jī)（FSM）來(lái)描述系統(tǒng)的控制行為。由于多進(jìn)程編程狀態(tài)機(jī)的輸出是由組合電路發(fā)出的，如果VHDL從而很好地解決了輸出信號(hào)滯后的問(wèn)題。圖5為主控模塊的狀態(tài)轉(zhuǎn)換圖。其中S0S0狀態(tài)的另一主要原因是考慮到一FPGA有GSR（GlobalSet/Reset）信號(hào)，當(dāng)FPGAFPGA企圖進(jìn)入FPGAS1改狀態(tài)。三．重要程序模塊分析1，密碼設(shè)置模塊process(clk) 中beginifclk'eventandclk='1'thenkeyin<=key;endif;endprocess;prr<=pdanorrw1orrinorok;st:process(keyin,prr,ok1) 第一次修改密碼beginifok1='1'thenstart<='0';elsif(keyin/="000000"andprr='0')thenstart<='1';elsestart<='0';endif;endprocess;inkey:process(key,start,clk)begin 輸入密碼時(shí)間進(jìn)入記時(shí)狀態(tài)ifclk'eventandclk='1'thenok1<='0';ok2<='0';ifstart='1'thensbuf1<=keyin; 將密碼放入rom1存器中ifok='1'thenok2<='1';elsift="100"thent<="000";ok1<='1'; --5cnt值零將ok1置高elset<=cnt+'1';endif;elset<="000";sbuf1<=sbuf1; ’時(shí)cnt持‘0’endif;endif;endprocess;2，報(bào)警信號(hào)產(chǎn)生模塊：pandan:process(ok,ok1,ok2,clk,start) beginifok2='1'orok1='1'thenpdan<='1'; 開(kāi)鎖信號(hào)elsifclk'eventandclk='1'thenifpdan='1'thenift1="10011"thenpdan<='0'; --20elset1<=cnt1+'1';endif;elset1<="00000"; 等待狀態(tài)時(shí)cnt1endif;endif;endprocess;3．顯示模塊Display:process(open,rw,rin,clk1) 顯示程序beginifopen='1'then 開(kāi)鎖信號(hào)密碼正確red<='0';green<='1';speaker<='0'; 紅燈滅，綠燈亮else 密碼錯(cuò)誤red<='1';green<='0';speaker<=clk1; 紅燈亮，綠燈滅，endif;elsifrw='1'then 第一次修改密碼顯示狀態(tài)red<='1';green<='0';;speaker<='0';elsifrin='1'thenred<='0';green<='0';speaker<='0';elsered<='1';green<='0';speaker<='0';endif;endprocess;4主要功能模塊的仿真圖6是鍵盤(pán)編碼模塊的時(shí)序仿真圖。其號(hào)mm是主控模塊，用來(lái)限制復(fù)位條件，即只在S0和S6狀態(tài)下產(chǎn)生復(fù)位信號(hào)RR；信號(hào)rst_key和unen_key共同控制鍵盤(pán)，也是來(lái)自主控模塊；sn是模塊輸出信號(hào)，為高電平時(shí)表示有數(shù)字鍵被按下；sf為高電平時(shí)表示有功能鍵被按下。從仿真