1、實驗三 組合邏輯電路的設計(一)一、實驗目的掌握用SSI器件設計組合邏輯電路的方法；熟悉各種常用MSI組合邏輯電路的功能與使用方法；掌握多片MSI組合邏輯電路的級聯、功能擴展；學會使用MSI邏輯器件設計組合電路；培養查找和排除數字電路常見故障的初步能力。二、實驗器件 74LS00四二輸入與非門74LS20雙四輸入與非門 74LS138 三線一八線譯碼器74LS139雙二線一四線譯碼器三、實驗原理組合邏輯電路是最常見的邏輯電路，其特點是在任何時刻電路的輸出信號僅取決于該時 刻的輸入信號，而與信號作用前電路原來所處的狀態無關。組合邏輯電路的設計，就是如何 根據邏輯功能的要求及器件資源情況，設計出實

2、現該功能的最佳電路。在采用小規模器件(SSI)進行設計時，通常將函數化簡成最簡與一或表達式，使其包 含的乘積項最少，且每個乘積項所包含的因子數也最少。最后根據所采用的器件的類型進行 適當的函數表達式變換，如變換成與非一與非表達式、或非一或非表達式、與或非表達式及 異或表達式等。在數字系統中，常用的中規模集成器件(MSI)產品有編碼器、譯碼器、全加器、數據選 擇/分配器、數值比較器等。用這些功能器件實現組合邏輯函數，基本采用邏輯函數對比方 法。因為每一種中規模集成器件都具有某種確定的邏輯功能，都可以寫出其輸出和輸入關系 的邏輯函數表達式。在進行設計時，可以將要實現的邏輯函數表達式進行變換，盡可能

3、變換 成與某些中規模集成器件的邏輯函數表達式類似的形式。下來我們介紹一下使用中小規模器件設計組合邏輯電路的一般方法。四、組合電路設計原則及其步驟組合電路的設計是由給定的的邏輯功能要求，設計出實現該功能的邏輯電路，設計過程 大致按下列步驟進行：分析設計要求，把用文字描述的形式的設計要求抽象成輸入、輸出變量的邏輯關系；根據分析出的邏輯關系，通過真值表或其他方式列出邏輯函數表達式；根據題目提供給你的芯片，將邏輯函數化簡到所需要的函數式；畫出邏輯電路圖或電路原理圖；對于MSI組合邏輯電路的設計是以所用MSI個數最少、品種最少，同時MSI間的連線 也最少作為最基本的原則。下面使用中小規模器件我們各舉一個

4、例子：例：用與非門設計三位多數表決器。步驟：(1)根據真值表寫出邏輯表達式：F = AB + BC + AC = AB BC AC(2)畫出邏輯圖，如圖31所示BCF圖3 - 1BCF圖3 - 1例：用三變量譯碼器74LS138設計一位全加器步驟：(1)根據真值表寫出全加器邏輯表達式全加和S= AB Co + A B C 0 +A B C +AB Co進位C= A B C0+A B C0+AB C0 +AB C0C0 1 BC0 1 B2A3AY0BY1CY2Y3Y4G1Y5G2AY6G2BY774LS1381A(2)將S、C改寫為S = m 1+ m2 + m4 + m7 = m1 . m2

5、 . m4 . m7=y 1 - y 2 - y 4 - y 7c = m+m+m+mm- m- m- mn356/356/=y 3 - y 5 - y 6 - y 7(3)畫出邏輯圖，如圖32所示圖32用74LS138設計全加器若選用雙2線/4線譯碼器74LS139，因該譯碼器只有兩個地址輸入端，只能對應兩個輸 入變量，利用使能端可將其擴展為3線/8線譯碼器。對于任意一個三變量的函數表達式總可 以寫成它的分解式。F (A2A1A0)= A2F1 (A1A0) +A2F1 (A1A0)式中，F1(A1A0)用2線/4線譯碼器實現，則上式可用兩個同樣的譯碼器來連接，如 圖33所示。當A2=0時，譯碼器(A)工作，輸出m3m0，當A2=1時，譯碼器(B) 工作，輸出m7m4。圖33 用雙2線/4線譯碼器實現全加器五、實驗內容用與非門設計一個三變量不一致電路。用74LS138實現一位全減