1、2 .邏輯代數與硬件描述語言基礎邏輯代數2.1邏輯函數的化簡法2.22.3 硬件描述語言Verilog HDL基礎教學基本要求1、熟悉邏輯代數常用基本定律、恒等式和規則。2、掌握邏輯代數的變換和化簡法；3、熟練硬件描述語言Verilog HDL邏輯代數2.1邏輯代數的基本定律和恒等式2.1.1邏輯代數的基本規則2.1.22.1.3邏輯函數的變換及代數化簡法邏輯代數2.1邏輯代數又稱代數,是英國數學家Gee Boole在1849年提出的。它是分析和設計現代數字邏輯電路不可缺少的數學工具。邏輯代數有一系列的定律、定理和規則，用它們對數學表達式進行處理，可以完成對邏輯電路的化簡、變換、分析和設計。邏

2、輯關系指的是事件產生的條件和結果之間的因果關系。在數字電路中往往是將事情的條件作為輸入信號，而結果用輸出信號表示。條件和結果的兩種對立狀態分別用邏輯“1”和“0”表示。.1.1邏輯代數的基本定律和恒等式基本公式1.0、1律：A + 0 = AA + 1 = 1A 1 = AA 0 = 0互補律：A + A = 1A A = 0交換律：A + B = B + AA B = B A結合律：A + B + C = (A + B) + CA B C = (A B) C分配律：A ( B + C ) = AB + ACA + BC = ( A + B )( A + C )反演律：A + B = A BA

3、B = A + BA A BAA ( A B)A吸收律A A BA B( A B) ( A C)A BC其它常用恒等式ABACBCAB + ACABACBCDAB + AC律：A + A = AA A = A2、常用公式A + B = A BA A BAA ( A B)AAB = A + BA A BA BA B + A B = AL A B A B A BA + 0 = A A + 1 = AP A B A B ABAA0 = A1 = A3、基本公式的證明(真值表證明法)A B A B， AB A B例證明列出等式、右邊的函數值的真值表，ABABA+BA BABA+B00110+0=110

4、0 = 1101100+1=0001 = 1110011+0=0010 = 1111001+1=0011 = 002.1.2邏輯代數的基本規則1. 代入規則：1.代在入包規含則變量A邏輯等式中，如果用另一個函數式代入式中所有A的位置，則等式仍然成立。這一規則稱為代入規則。2.反演規則例：B (A + C) = 3B.A對+B偶C規，則用A + D代替A，得B (A +D) +C = B(A +D) + BC = BA + BD + BC代入規則可以擴展所有基本公式或定律的應用范圍2. 反演規則：意一個邏輯表達式L，若將其中所有的與（對于任）換成或（+），或（+）換成與（）；原變量換為反變量，反

5、變量換為原變量；將1換成0，0換成1；則得到的結果就是原函數的反函數。BCD+ 0 ，求 F。例1解已F知A B C A CD1DCD用反演規則AF 用反演A律,則B AB FB例25 已知F A B C D ，E求。解 由反演規則，AB(C D)FE注意運算的先后順序對于反變量以外的非號應保留不變。3. 對偶規則：對于任何邏輯函數式，若將其中的與（）換成或（+），或（+）換成與（）；并將1換成0，0換成1；那么，所得的新的函數式就L。是L的對偶式，記作L (A B)(A C)例L AB AC序號公式a公式b名稱1A 0 = 0A + 1=10、1律2A 1 = AA + 0 =A3A A =

6、 AA + A =A律4A A0AA1互補律5A B = B AA + B = B + A交換律6A (B C) = (A B) CA + ( B + C)= (A + B) +C結合律7A (B + C) = A B +A CA + B C= (A + B) (A + C)分配律8A BA BABA B反演律2.1.3邏輯函數的變換與代數法化簡1.常見的幾種邏輯函數表達式及其相互變換a.常見的幾種邏輯函數表達式L AC D ACD AD“與或” 式“與或”式L AC CDL (A C)(C D)“或與”式L ACCD“與非與非”式“與非或非” 式L AC CD“或非或非” 式L (A C)

7、(C D)“與或非”式L AC CD2、邏輯函數的變換（1）適應所使用器件的情況:例1 用與非門實現邏輯函數L1，L 1A C C D將邏輯函數與或式變換與非-與非表達式方法：將邏輯函數兩次求反后用定律L1 AC CD AC CD用與非門實現邏輯函數 ACCDL2=AC +CD例2、用或非門實現邏輯函數與或式轉換為或非-或非式方法：1、將每個乘積兩次求反后，用定律；=A+C +C+DL2=AC +CD =AC +CD2、兩次求反。L2=A+C +用或非門實現C+D(2)簡化電路:用邏輯門實現函數L3L3 DA C需要與非門和或非門兩塊 D ACL3 DA C轉換為與非-與非式只用一塊與非門2.

8、1.3邏輯函數的代數化簡法化簡的意義：用化簡后的表達式邏輯電路，可節省器件，降低成本，提高工作的可靠性。簡化標準(最簡的與或表達式)乘積項的個數最少(與門的個數少）; 每個乘積項中包含的變量數最少（與門的輸入端個數少）。化簡的主要方法：公式法（代數法）；圖解法（法）；化簡后使電路簡單，可靠性提高。A1(A B)L (A B)B B BC&(A B)BB11BL AB BB B BCL(A B)B B BC&BCL B(A 1) BCL B BCC1BL BC 1L=B+CC器件少、連線少，故障出現幾率低，電路可靠性高邏輯函數的代數化簡與化簡法2.1.3方代法數：化并簡: A A 1 化簡的A 方法B 。運用A邏輯B代數的C 基本A定A律B和B 恒(C等C 式 進C行)L吸收法：A + AB = ABCD(E) LABAFAB消去法：A AB A BC AB BC( A)B A CB AB ABAB：AABA ALAB AB CC A+AB=A+BA 1AC配 BA CCC )AABC(AABL=ABAB ABBCCB=AB(AB(CC)A)AAC例 用最少的與非門實現邏輯函數LL ABD