1、第第1414章章 TMS320LF240 x TMS320LF240 x 硬件系統設計硬件系統設計 14.1 DSP14.1 DSP硬件系統設計的硬件系統設計的一般步驟一般步驟14.2 3.3V14.2 3.3V和和5V5V混合邏輯系統設計混合邏輯系統設計14.3 14.3 電源轉換電路電源轉換電路設計設計14.4 14.4 時鐘及復位電路時鐘及復位電路設計設計14.5 14.5 外部外部數據存儲器和程序存儲器的擴展數據存儲器和程序存儲器的擴展14.6 14.6 實現實現片選片選的基本方法的基本方法14.7 14.7 JTAGJTAG仿真接口設計仿真接口設計14.8 14.8 總線驅動總線驅動

2、及及I/OI/O接口電路擴充設計接口電路擴充設計14.9 DSP14.9 DSP的的串行通信接口串行通信接口技術技術14.10 DSP14.10 DSP與與A/DA/D、D/AD/A的接口的接口14.1 14.1 DSPDSP硬件系統設計的一般步驟硬件系統設計的一般步驟根據系統要求選擇合適的根據系統要求選擇合適的DSPDSP芯片芯片 從從DSPDSP芯片的運算芯片的運算速度速度、運算、運算精度精度、DSPDSP芯片所提供芯片所提供的的片內資源片內資源、芯片的、芯片的開發工具開發工具及開發難易程度、芯片及開發難易程度、芯片的的功耗功耗、芯片的、芯片的封裝封裝、質量標準質量標準、供貨情況供貨情況、

3、生命周生命周期期等幾個方面考慮。等幾個方面考慮。 根據系統要求選擇外圍芯片根據系統要求選擇外圍芯片 如復位芯片、電源轉換芯片、存儲器、時鐘芯片等。如復位芯片、電源轉換芯片、存儲器、時鐘芯片等。盡量盡量選擇市場上的主流和常用芯片選擇市場上的主流和常用芯片。考慮電平兼容問題考慮電平兼容問題 LF240 x/240 xA DSPLF240 x/240 xA DSP的工作電壓的工作電壓3.3V3.3V，但很多外圍芯片的工作電，但很多外圍芯片的工作電壓是壓是5V5V。因此要考慮。因此要考慮3.3V3.3V和和5V5V電平兼容問題電平兼容問題。 設計電原理圖設計電原理圖 采用采用ProtelProtel等

4、軟件進行電原理圖設計，如有必要應對原理圖進等軟件進行電原理圖設計，如有必要應對原理圖進行仿真。行仿真。設計印制電路板圖（設計印制電路板圖（PCBPCB） 在完成在完成PCBPCB的設計進行制板以前，如有必要還要對的設計進行制板以前，如有必要還要對PCBPCB設計進設計進 行仿真，用以完成對信號完整性、電磁干擾、熱仿真等的功行仿真，用以完成對信號完整性、電磁干擾、熱仿真等的功 能檢驗。能檢驗。 14.2 3.3V14.2 3.3V和和5V5V混合邏輯系統設計混合邏輯系統設計 1 1各種電平轉換標準各種電平轉換標準圖圖14-1 5V CMOS14-1 5V CMOS、5V TTL5V TTL和和3

5、.3V TTL 3.3V TTL 開關電平標準開關電平標準2 23.3V 3.3V 器件與器件與5V5V器件接口器件接口 3.3V 3.3V 器件與器件與5V5V器件接口的器件接口的四類情況四類情況： 1）2）3）4）14.3 14.3 電源轉換電路設計電源轉換電路設計 常用電源轉換芯片見常用電源轉換芯片見表表14-114-1。 型號型號 規格規格備注備注TPS767D318PWPTPS767D318PWP1.8V 3.3V 1A1.8V 3.3V 1A雙電壓輸出雙電壓輸出3.3/1.8V3.3/1.8VTPS767D301PWPTPS767D301PWPAdjAdj（1.5-5.5V1.5-

6、5.5V） 3.3V 1A3.3V 1A雙電壓輸出雙電壓輸出3.3V/3.3V/可調可調TPS7133QTPS7133Q3.3V 0.5A3.3V 0.5A單電壓輸出單電壓輸出3.3V3.3VTPS7233QTPS7233Q3.3V 0.25A3.3V 0.25A單電壓輸出單電壓輸出3.3V3.3VTPS7333TPS73333.3V 0.5A3.3V 0.5A單電壓輸出單電壓輸出3.3V3.3V表表14-1 14-1 常用電源芯片常用電源芯片磁珠磁珠圖圖14-3 5V-3.3V14-3 5V-3.3V轉換電路實例轉換電路實例以以TPS7333TPS7333為例給出電源轉換設計電路，如圖為例給

7、出電源轉換設計電路，如圖14-314-3所示。所示。其其輸入電壓輸入電壓5V5V，輸出，輸出3.3V3.3V，輸出，輸出最大電流最大電流500mA500mA。 14.4 14.4 時鐘及復位電路設計時鐘及復位電路設計1 1時鐘電路設計時鐘電路設計時鐘電路設計需要考慮以下問題：時鐘電路設計需要考慮以下問題：（1 1）頻率：頻率：即系統工作的時鐘頻率。即系統工作的時鐘頻率。（2 2）信號電平：信號電平：是是5V5V還是還是3.3V3.3V，是，是TTLTTL電平還是電平還是CMOSCMOS 電平等。電平等。（3 3）時鐘的）時鐘的沿特性沿特性：上升沿和下降沿的時間。：上升沿和下降沿的時間。（4 4

8、）驅動能力驅動能力：考慮整個系統中需要時鐘的器件數目。：考慮整個系統中需要時鐘的器件數目。（5 5）有源晶振還是無源晶體有源晶振還是無源晶體：有源晶振驅動能力比較強，：有源晶振驅動能力比較強，頻率范圍也很寬，在頻率范圍也很寬，在1Hz-400MHz1Hz-400MHz之間。無源晶體的優之間。無源晶體的優點是價格便宜，但是驅動能力比較差，而且頻率范圍點是價格便宜，但是驅動能力比較差，而且頻率范圍也比較小（一般在也比較小（一般在20kHz-60MHz20kHz-60MHz）。）。圖圖14-4 14-4 外部振蕩器時鐘輸入電路實例外部振蕩器時鐘輸入電路實例（有源晶振）（有源晶振） 2 2復位電路設計

9、復位電路設計 TMS320LF240 x/240 xA TMS320LF240 x/240 xA系列系列DSPDSP為為低電平復位低電平復位。 一般來說，有兩種復位電路的設計方法：一般來說，有兩種復位電路的設計方法：專用芯片和專用芯片和 RCRC電路法。電路法。專用芯片復位電路實例如圖專用芯片復位電路實例如圖14-514-5。RCRC電路電路 設計的復位電路圖實例如圖設計的復位電路圖實例如圖14-614-6。 圖圖14-5 14-5 專用芯片復位電路實例專用芯片復位電路實例圖圖14-6 RC14-6 RC電路設計的復位電路圖實例電路設計的復位電路圖實例 14.5 14.5 外部數據存儲器和程序

10、存儲器的擴展外部數據存儲器和程序存儲器的擴展 圖圖14-714-7給出了給出了240 x/240 xA240 x/240 xA與外部程序存儲器的接口電路圖與外部程序存儲器的接口電路圖，DSPDSP的的地址線、數據線與程序存儲器的地址線、數據線直接相連，利用地址線、數據線與程序存儲器的地址線、數據線直接相連，利用PSPS* *信號選通外部程序存儲器，并用信信號選通外部程序存儲器，并用信RDRD* *信號請求從外部程序存信號請求從外部程序存儲器讀數據。儲器讀數據。圖圖14-814-8給出了給出了240 x/240 xA240 x/240 xA與外部數據存儲器的接口電路圖與外部數據存儲器的接口電路圖

11、，DSPDSP的地址線、數據線與數據存儲器的地址線、數據線直接相連，利的地址線、數據線與數據存儲器的地址線、數據線直接相連，利用用DSDS* *信號選通外部數據存儲器，用信號選通外部數據存儲器，用RDRD* *信號請求從外部數據存儲信號請求從外部數據存儲器讀數據，用器讀數據，用WEWE* *信號向外部數據存儲器寫數據。信號向外部數據存儲器寫數據。仿真調試階段需用一片仿真仿真調試階段需用一片仿真RAMRAM作為臨時的程序存儲器作為臨時的程序存儲器，仿真前將，仿真前將程序載入仿真程序載入仿真RAMRAM中，然后就可以進行單步執行、設置斷點、全速中，然后就可以進行單步執行、設置斷點、全速執行等調試操

12、作。仿真執行等調試操作。仿真RAMRAM電路見電路見圖圖14-914-9。 圖圖14-9 14-9 仿真仿真RAMRAM電路電路14.6 14.6 實現片選的基本方法實現片選的基本方法DSPDSP對外部功能器件的對外部功能器件的片選方法片選方法有兩種：有兩種：線選法和譯碼選通法線選法和譯碼選通法。一般使用一般使用通用譯碼器通用譯碼器74LSl38、74LSl39和和74LS154等等對對DSPDSP的的低位低位地址線進行譯碼地址線進行譯碼，如圖，如圖14-1014-10所示。所示。圖圖14-10 I/O14-10 I/O口空間的譯碼電路圖口空間的譯碼電路圖注注1 1：腳腳6 6沒有連接，而且應

13、該把雙排針連接器的該針腳去掉沒有連接，而且應該把雙排針連接器的該針腳去掉，仿真器的仿真器的DSPDSP連接器連接器通常用此腳進行定位通常用此腳進行定位。注注2 2：TDITDI、TCKTCK、TMSTMS、 EMU0EMU0、EMU1EMU1引腳最好接上拉電阻，引腳最好接上拉電阻，TRSTTRST* *引腳最好接下拉電阻。引腳最好接下拉電阻。圖圖14-11 JTAG14-11 JTAG仿真接口設計仿真接口設計14.7 JTAG14.7 JTAG仿真接口設計仿真接口設計 對對DSPDSP的的仿真調試和程序燒寫均通過仿真調試和程序燒寫均通過JTAGJTAG接口進行接口進行。圖圖14-11給出給出了

14、了LF240 x/240 xA的的JTAG仿真接口電路。仿真接口電路。 14.8 14.8 總線驅動及總線驅動及I/OI/O接口電路擴充設計接口電路擴充設計14.8.1 14.8.1 總線驅動電路總線驅動電路 在總線負載較重的情況，應在總線負載較重的情況，應使用總線緩沖器增強驅動能力使用總線緩沖器增強驅動能力。如。如圖圖 14-12所示。圖中的所示。圖中的74LVTH245還具有電平轉換的功能。還具有電平轉換的功能。 圖圖14-12 14-12 總線驅動電路總線驅動電路14.8.2 14.8.2 I/OI/O接口電路擴充設計接口電路擴充設計 I/OI/O口（輸入口（輸入/ /輸出口）輸出口）是

15、是DSPDSP應用系統中不可缺少的組應用系統中不可缺少的組成部分。成部分。外擴外擴I/OI/O口的方法主要有兩種口的方法主要有兩種：v 一種是采用一種是采用TTLTTL電路或電路或CMOSCMOS電路的電路的三態緩沖器、觸三態緩沖器、觸發器和鎖存器等構成簡單發器和鎖存器等構成簡單I/OI/O口口。v另一種是另一種是采用通用采用通用I/OI/O集成芯片集成芯片或可編程邏輯器件構或可編程邏輯器件構成外部成外部I/OI/O口。口。在進行簡單在進行簡單I/OI/O接口電路的設計時，一般應遵循接口電路的設計時，一般應遵循“輸入輸入三態、輸出鎖存三態、輸出鎖存”與總線相連的設計原則，即輸入口可與總線相連的

16、設計原則，即輸入口可使用三態緩沖器或帶有三態輸出的鎖存器，而輸出口只使用三態緩沖器或帶有三態輸出的鎖存器，而輸出口只能使用鎖存器，否則將無法保留所送信號。能使用鎖存器，否則將無法保留所送信號。14.9 DSP14.9 DSP的串行通信接口技術的串行通信接口技術 14.9.1 14.9.1 各種標準串行通信接口各種標準串行通信接口表表14-7 14-7 各種串行接口性能比較各種串行接口性能比較 RS-232CRS-232CRS-422ARS-422ARS-485RS-485功功 能能全雙工全雙工全雙工全雙工半雙工半雙工傳輸方式傳輸方式單端單端差分差分差分差分最大速率最大速率20 20 kbit/

17、skbit/s10 10 Mbit/sMbit/s10 10 Mbit/sMbit/s最大距離最大距離1515m m12001200m m12001200m m抗干擾能力抗干擾能力弱弱強強強強常用接口芯片常用接口芯片MAX232MAX232MAX3232MAX3232MAX491MAX491MAX485MAX48514.9.2 14.9.2 PCPC機與機與DSPDSP的點對點的串行通信接口的點對點的串行通信接口使用使用MAX3232MAX3232實現實現TTL/RS-232CTTL/RS-232C之間的電平轉換電路之間的電平轉換電路，如如圖圖14-1414-14所示。所示。 圖圖14-14

18、14-14 TTL/RS-232CTTL/RS-232C電平轉換電路電平轉換電路 PCPC機機RS-232/RS-232/RS-422RS-422轉換器轉換器RS-232RS-232電平電平RS-422ARS-422A電平電平TTLTTL電平電平DSPDSP422/ 422/ TTLTTL電平轉換電平轉換圖圖14-15 14-15 基于基于RS-422ARS-422A的串行通信連接框圖的串行通信連接框圖PCPC機機RS-232/RS-485RS-232/RS-485轉換器轉換器RS-232RS-232電平電平RS-485RS-485電平電平TTLTTL電平電平DSPDSP485/485/TTL

19、TTL電平轉換電平轉換圖圖14-16 14-16 基于基于RS-485RS-485的串行通信連接框圖的串行通信連接框圖為了為了提高提高串行通訊的串行通訊的可靠性可靠性，增大串行通訊的距離增大串行通訊的距離，可，可采用采用RS-RS-422A422A、RS-485RS-485等標準來實現等標準來實現PCPC機與機與DSPDSP之間的串行通訊。基于之間的串行通訊。基于RS-RS-422A422A的串行通信連接框圖如圖的串行通信連接框圖如圖14-1514-15所示，基于所示，基于RS-485RS-485的串行通的串行通信連接框圖則如圖信連接框圖則如圖14-1614-16所示。所示。 14.10.1 14.10.1 DSPDSP與與A/DA/D的接口的接口LF240 x/240 xA DSPLF240 x/240 xA DSP內部具有內部具有1010位位A/DA/D轉換模塊轉換模塊，其輸入范圍為，其輸入范圍為0-0-3.3V3.3V，轉換速度為轉換速度為375375nsns。這對于一般的應用場合已經可以滿足這對于一般的應用場合已經可以滿足要求，但要求，但對于需要高精度或高速模數轉換的場合，就需要外擴對于需要高精度或高速模數轉