1、第第3 3章章 時序邏輯電路時序邏輯電路廣東工業大學計算機學院廣東工業大學計算機學院2問題的提出問題的提出數字邏輯電路分為兩大類：數字邏輯電路分為兩大類：組合電路組合電路時序電路時序電路 編碼器 ，譯碼器 ，數據選擇器 ，數值比較器，加法器 ，乘法器知識回顧：常用的組合電路？知識回顧：常用的組合電路？問題：為什么要用時序電路？問題：為什么要用時序電路？典型的時序電路：寄存器，計數器，讀/寫存儲器，移位寄存器，順序脈沖發生器3本章內容本章內容3.1 3.1 概述概述 時序電路的基本概念及特點時序電路的基本概念及特點 、分類，邏輯功能的表示方法、分類，邏輯功能的表示方法 3.2 3.2 鎖存器及觸

2、發器鎖存器及觸發器 常見鎖存器及觸發器的工作原理、邏輯符號、功能常見鎖存器及觸發器的工作原理、邏輯符號、功能特性特性3.3 3.3 時序電路的分析時序電路的分析3.4 3.4 常用的時序邏輯電路常用的時序邏輯電路 寄存器寄存器 ，計數器，計數器3.5 3.5 時序電路的設計方法時序電路的設計方法 3.6 3.6 時序邏輯電路時序分析的基本概念時序邏輯電路時序分析的基本概念 時鐘信號，建立時間、保持時間和最大傳播延遲時間，時鐘信號，建立時間、保持時間和最大傳播延遲時間， 穩態與亞穩態，穩態與亞穩態， 分辨時間分辨時間 ，時鐘偏差，時鐘偏差 43.1 概述概述3.1.1 時序電路的基本概念及特點時

3、序電路的基本概念及特點3.1.2 時序電路邏輯功能的表示方法時序電路邏輯功能的表示方法3.1.3 時序電路的分類時序電路的分類53.1 概述概述時序邏輯電路：時序邏輯電路：n與與時鐘脈沖時鐘脈沖序列有關序列有關n以組合電路為基礎，但又與組合電路不同以組合電路為基礎，但又與組合電路不同63.1.1 3.1.1 時序電路的基本概念及特點時序電路的基本概念及特點邏輯功能上的特點邏輯功能上的特點n任意時刻電路的穩定輸出，不僅取決于該時刻各個任意時刻電路的穩定輸出，不僅取決于該時刻各個輸入變量的取值輸入變量的取值，還取決于，還取決于電路原來的狀態電路原來的狀態。即：。即：與以前的輸入有關。與以前的輸入有

4、關。n凡是符合該特點的數字電路都是時序邏輯電路凡是符合該特點的數字電路都是時序邏輯電路 時序邏輯電路的定義。時序邏輯電路的定義。電路結構上的特點電路結構上的特點n通常包含組合電路和通常包含組合電路和 存儲電路存儲電路（必不可少必不可少） 由具有記憶功能的鎖存器或觸發器構成由具有記憶功能的鎖存器或觸發器構成 n存儲電路的輸出狀態必須反饋到組合電路的輸入端，存儲電路的輸出狀態必須反饋到組合電路的輸入端，與輸入信號一起，共同決定組合電路的輸出。與輸入信號一起，共同決定組合電路的輸出。有些時序電路沒有輸入信號，有的沒有組合邏輯部有些時序電路沒有輸入信號，有的沒有組合邏輯部分，但只要它們在邏輯功能上具有

5、時序電路的基本分，但只要它們在邏輯功能上具有時序電路的基本特征，仍然屬于時序電路。特征，仍然屬于時序電路。 73.1.2 3.1.2 時序電路邏輯功能的表示方法時序電路邏輯功能的表示方法1邏輯表達式邏輯表達式 輸出函數輸出函數 、驅動函數、驅動函數(激勵函數激勵函數) 、狀態函數。、狀態函數。 Qn：觸發器的現態；：觸發器的現態； Qn+1：觸發器的次態：觸發器的次態 8邏輯表達式邏輯表達式93.1.2 3.1.2 時序電路邏輯功能的表示方法時序電路邏輯功能的表示方法 2狀態表狀態表 描述時序電路中描述時序電路中存儲狀態存儲狀態轉換過程及其與輸入、轉換過程及其與輸入、輸出信號之間關系的表格。輸

6、出信號之間關系的表格。 10狀態表狀態表 狀態編碼：對字母所表示的狀態進行編碼狀態編碼：對字母所表示的狀態進行編碼狀態轉換真值表：編碼后的狀態表書寫為真值表形式狀態轉換真值表：編碼后的狀態表書寫為真值表形式S0S1S2S30S0/1S0/1S0/1S0/11S1/1S2/1S3/0S3/0輸入輸入X當前當前狀態狀態下一下一狀態狀態輸出輸出Y000(S0)00(S0)1001(S1)00(S0)1010(S2)00(S0)1011(S3)00(S0)1100(S0)01(S1)1101(S1)10(S2)1110(S2)11(S3)0111(S3)11(S3)0狀態編碼：狀態編碼：S0(00)、

7、S1(01)、S2(10)、S3(11) 下一狀態下一狀態 / Y11狀態表狀態表 123.1.2 3.1.2 時序電路邏輯功能的表示方法時序電路邏輯功能的表示方法 3狀態圖狀態圖n通過幾何圖形方式，將時序電路的狀態轉換關通過幾何圖形方式，將時序電路的狀態轉換關系及轉換條件表示出來，又稱系及轉換條件表示出來，又稱狀態轉換圖狀態轉換圖。n只有給狀態進行編碼后，才能開始時序邏輯電只有給狀態進行編碼后，才能開始時序邏輯電路的路的設計設計 n步驟：步驟：（1）畫出電路的所有狀態）畫出電路的所有狀態 （一個圓圈對應一個存儲狀態 ）（2）用箭頭描述狀態的轉換方向）用箭頭描述狀態的轉換方向（3）箭頭旁邊注明

8、狀態轉換的條件及輸出結果）箭頭旁邊注明狀態轉換的條件及輸出結果 13狀態圖狀態圖 S0S1S2S30S0/1S0/1S0/1S0/11S1/1S2/1S3/0S3/0S0S1S2S3X/Y0/11/11/10/11/00/10/11/0143.1.2 3.1.2 時序電路邏輯功能的表示方法時序電路邏輯功能的表示方法 4時序圖時序圖 可反映出在時鐘脈沖序列及輸入信號的作用下，可反映出在時鐘脈沖序列及輸入信號的作用下，電路狀態及輸出狀態隨時間變化的波形電路狀態及輸出狀態隨時間變化的波形153.1.3 3.1.3 時序電路的分類時序電路的分類1按觸發器的時鐘脈沖控制方式分類按觸發器的時鐘脈沖控制方式

9、分類n同步時序電路同步時序電路 ：存儲電路中所有的觸發器狀態的改變存儲電路中所有的觸發器狀態的改變都是在同一個時鐘脈沖（都是在同一個時鐘脈沖（Clk）控制下同時發生）控制下同時發生 n異步時序電路異步時序電路 ：存儲電路中的觸發器由兩個或兩個以存儲電路中的觸發器由兩個或兩個以上的上的Clk控制或沒有控制或沒有Clk控制控制 2按輸出和輸入的關系分類按輸出和輸入的關系分類nMealy型時序電路型時序電路 ：輸出信號不僅取決于存儲電路輸出信號不僅取決于存儲電路的狀態，而且還與輸入直接有關系。即的狀態，而且還與輸入直接有關系。即 Y=F X，Q nMoore型時序電路型時序電路 ：輸出信號僅僅取決于

10、存儲電路輸出信號僅僅取決于存儲電路的狀態。即的狀態。即 Y=F Q 返回例返回例3-9163.2 鎖存器及觸發器鎖存器及觸發器 3.2.1 鎖存器鎖存器1基本RS鎖存器2D鎖存器3門控D鎖存器3.2.2 觸發器觸發器1D觸發器2JK觸發器3RS觸發器4T觸發器5帶置位、清零端的觸發器6觸發器集成電路7觸發器邏輯功能的轉換173.2 鎖存器及觸發器鎖存器及觸發器 共同點：具有存儲功能的共同點：具有存儲功能的 雙穩態雙穩態 元器件元器件不同點：不同點：n鎖存器是電平敏感的存儲元件鎖存器是電平敏感的存儲元件n觸發器是邊沿觸發的存儲元件觸發器是邊沿觸發的存儲元件鎖存器鎖存器基本基本RS鎖存器，鎖存器，

11、D鎖存器鎖存器 ，門控，門控D鎖存器鎖存器觸發器觸發器 D觸發器觸發器 ，JK觸發器，觸發器， RS觸發器觸發器 ，T觸發器觸發器 帶置位、清零端的觸發器帶置位、清零端的觸發器 ，觸發器集成電路，觸發器集成電路 存儲狀態存儲狀態 0 態和態和 1 態均為穩定的狀態態均為穩定的狀態183.2.1 3.2.1 鎖存器鎖存器1基本基本RS鎖存器鎖存器 （1）基本結構及工作原理）基本結構及工作原理 由一對或非門交叉耦合而成的基本鎖存器:鎖存器的狀態：19基本基本 R R S S 鎖存器的工作原理鎖存器的工作原理 R0、 S0 ：輸出為穩定的：輸出為穩定的 0 態態 或或 1 態態 ， 即即 Qn+1=

12、 Qn R0、 S1：輸出狀態為：輸出狀態為 1 態。即態。即 Qn+1=1 R1 、S0：輸出狀態為：輸出狀態為 0 態。即態。即 Qn+1=0R1、 S1 ：Q0、 0，此輸出既非，此輸出既非0態，也非態，也非1態。態。 這種狀態非鎖存器的正常工作狀態，應避免出現。這種狀態非鎖存器的正常工作狀態，應避免出現。 Qn： 接收信號之前的狀態接收信號之前的狀態 （簡稱現態）（簡稱現態）Qn+1：接收信號之后的狀態：接收信號之后的狀態 （簡稱次態）（簡稱次態）雙穩態雙穩態Qn00S011R00Qn+120（2 2）基本）基本 R R S S 鎖存器的特性表及特性函數鎖存器的特性表及特性函數 特性表

13、：特性表：反映鎖存器或觸發器的次態（Qn+1）與現態（Qn）以及輸入信號之間對應關系的表格。類似于真值表 。特性函數：特性函數：以邏輯表達式的方式反映鎖存器或觸發器的次態（Qn+1）與現態（Qn）以及輸入信號之間函數關系。輸輸 入入輸輸 出出功能功能說明說明RSQnQn+1000000110101011110001010110111保持保持置置 1置置 0不允許不允許RSQn11111100021（3 3）基本）基本 R R S S 鎖存器時序圖鎖存器時序圖 t9 時刻：時刻：R=0、S=0，鎖存器應保持為雙穩態中的，鎖存器應保持為雙穩態中的 0 態或態或 1 態態 但但前一時刻前一時刻R=S

14、=1，使，使Q0、 0（非鎖存器的正常狀態）（非鎖存器的正常狀態） t9 時刻鎖存器狀態無法確定，取決于兩或非門延遲的差異時刻鎖存器狀態無法確定，取決于兩或非門延遲的差異圖中虛線：表示這種不確定的狀態圖中虛線：表示這種不確定的狀態竟態現象：竟態現象：兩個有效信號同時撤銷所產生的狀態不確定的情況。兩個有效信號同時撤銷所產生的狀態不確定的情況。 00保持保持01置置11110置置000保保持持01置置100保持保持10置置01100保持？保持？保持？保持？10置置022（4 4）基本）基本 R R S S 鎖存器的特點鎖存器的特點 電路比較簡單電路比較簡單是組成各種功能更為完善的鎖存器及觸發器的基

15、是組成各種功能更為完善的鎖存器及觸發器的基本單元本單元輸入信號直接控制著輸出的狀態輸入信號直接控制著輸出的狀態（稱為電平直接控制）（稱為電平直接控制）具有保持、置具有保持、置1、置、置0功能功能 （根據輸入信號的不同（根據輸入信號的不同 ）輸入信號輸入信號R 、S之間有約束之間有約束232. D 2. D 鎖存器鎖存器（1）基本結構及工作原理）基本結構及工作原理nD0： Qn+1=0 nD1： Qn+1=1 （2）特性表及特性函數）特性表及特性函數置置 0置置 1DQnQn+1功能功能說明說明000010101111242. D 2. D 鎖存器鎖存器（3）時序圖）時序圖 （4） D 鎖存器的

16、特點鎖存器的特點 n電平直接控制電平直接控制 n不存在不存在RS觸發器的約束問題觸發器的約束問題 n具有置具有置 0 及置及置 1 功能功能 253 3門控門控 D D 鎖存器鎖存器 （1）基本結構及）基本結構及 工作原理工作原理 增加了控制同步控制同步的時鐘信號時鐘信號Clk ：nClk0：Qn+1=Qn ，鎖存器狀態不改變nClk1：Qn+1=D (由輸入信號D控制鎖存器狀態) （2）特性函數）特性函數:263 3門控門控 D D 鎖存器鎖存器（3）時序圖）時序圖 （4）門控）門控 D 鎖存器的特點鎖存器的特點 n具有置具有置 0 和置和置 1 功能功能 n受同步時鐘受同步時鐘Clk控制控

17、制 nClk1 期間接收信號nClk0 期間鎖存，便于多個鎖存器同步多個鎖存器同步工作 273.2.2 3.2.2 觸發器觸發器知識回顧：鎖存器和觸發器的異同知識回顧：鎖存器和觸發器的異同共同點：具有存儲功能的共同點：具有存儲功能的 雙穩態雙穩態 元器件元器件不同點：不同點：n鎖存器是電平敏感的存儲元件鎖存器是電平敏感的存儲元件n觸發器是邊沿觸發的存儲元件觸發器是邊沿觸發的存儲元件存儲狀態存儲狀態 0 態和態和 1 態均為穩定的狀態態均為穩定的狀態281. D 1. D 觸發器觸發器 （1）電路原理及）電路原理及 邏輯符號邏輯符號 Clk 0 ：主鎖存器L1的Clk1=1， L1開通，D值送到

18、Qm 從鎖存器L2的Clk2=0， L2斷路，D值無法送至 Q Q 保持原值不變 Clk 從從 0 1：主鎖存器L1的Clk1=0， L1斷路，不再接收D信號，Qm 保持 Clk 信號變化時刻 D 的信號 從鎖存器L2的Clk2=1，L2開通，Qm 信號被送至Q 端 最終送入Q 端的是 Clk 信號上升瞬間 D 的值。0011Q保持保持01100QmQQm時鐘上升沿時鐘上升沿291. D 1. D 觸發器觸發器 D 信號只在時鐘脈沖信號只在時鐘脈沖 Clk 的邊沿復制到的邊沿復制到 Q 端端 這類觸發器又被稱為這類觸發器又被稱為主從觸發器主從觸發器或或邊沿觸發器邊沿觸發器 30（2） 特性表及

19、特性函數特性表及特性函數 （3）狀態圖）狀態圖 1. D 1. D 觸發器觸發器 ClkDQn+1功能功能說明說明0011置置 0置置 101D/0/1/1/0/31上升沿觸發：上升沿觸發：（4 4） D D 觸發器時序圖觸發器時序圖 00111100Q32下降沿觸發：下降沿觸發：（4 4） D D 觸發器時序圖觸發器時序圖 0001Q000133n 具有置具有置 0 和置和置 1 功能功能 n 時鐘脈沖邊沿控制時鐘脈沖邊沿控制 n 便于多個觸發器同步工作便于多個觸發器同步工作n 抗干擾能力強抗干擾能力強 （5 5） D D 觸發器的特點觸發器的特點 342. 2. JK 觸發器觸發器 （1）

20、電路原理及邏輯符號）電路原理及邏輯符號 時鐘下降沿到來時： n若J=0，K=0，D=Q， ，觸發器狀態不改變n若J=0，K=1，D=0， ，觸發器狀態變為 0 態n若J=1，K=0，D=1， ，觸發器狀態變為 1 態n若J=1，K=1，D= ， ，觸發器狀態與原來狀態相反D觸發器觸發器35（2 2） JK 觸發器的特性表及特性函數觸發器的特性表及特性函數ClkJKQnQn+1功能功能說明說明00000011010001101001101111011110保持保持置置 0置置 1翻轉翻轉36（3 3） JK 觸發器的狀態圖觸發器的狀態圖37（4 4） JK 觸發器時序圖觸發器時序圖38（5 5）

21、 JK 觸發器的特點觸發器的特點n具有保持、置具有保持、置0、置、置1、翻轉功能、翻轉功能 n邊沿時鐘脈沖控制邊沿時鐘脈沖控制 n抗干擾能力強抗干擾能力強 在時鐘觸發器中，凡是具有保持、置在時鐘觸發器中，凡是具有保持、置0、置、置1及及翻轉功能的觸發器稱為翻轉功能的觸發器稱為JK觸發器。觸發器。 393. 3. RS 觸發器觸發器（1）邏輯符號）邏輯符號 （2）特性表及特性函數）特性表及特性函數n特性表與RS鎖存器相同 n特性函數： 輸輸 入入輸輸 出出功能功能說明說明RSQnQn+10000保持保持00110101置置101111000置置01010110不允許不允許11140（3）RS觸發

22、器的狀態圖觸發器的狀態圖 （4）RS觸發器的特點觸發器的特點n具有保持、置具有保持、置0、置、置1功能功能 n邊沿時鐘脈沖控制邊沿時鐘脈沖控制 n抗干擾能力強抗干擾能力強 nR 、S有約束有約束 在時鐘觸發器中，凡是具有保持、置在時鐘觸發器中，凡是具有保持、置0、置、置1功能的功能的觸發器稱為觸發器稱為RS觸發器觸發器。 3. 3. RS 觸發器觸發器414. 4. T 觸發器觸發器（1）邏輯符號）邏輯符號 （2）特性表及特性函數）特性表及特性函數ClkTQn+1功能功能說明說明0Qn保持保持1翻轉翻轉424. 4. T 觸發器觸發器（3）狀態圖）狀態圖 （4）時序圖）時序圖43（5）T觸發器

23、的特點觸發器的特點 n具有保持、翻轉功能具有保持、翻轉功能 n邊沿時鐘脈沖控制邊沿時鐘脈沖控制 n抗干擾能力強抗干擾能力強 在時鐘觸發器中，凡是具有保持、翻轉功能在時鐘觸發器中，凡是具有保持、翻轉功能的觸發器稱為的觸發器稱為 T 觸發器觸發器。 4. 4. T 觸發器觸發器445 5帶置位、清零端的觸發器帶置位、清零端的觸發器 什么是置位、清零？什么是置位、清零？為什么要置位、清零？為什么要置位、清零？如何置位、清零？如何置位、清零？455 5帶置位、清零端的觸發器帶置位、清零端的觸發器 異步方式異步方式 當置位或清零信號一產生就立刻進行置位或清零當置位或清零信號一產生就立刻進行置位或清零 。

24、同步方式同步方式 當置位或清零信號產生后，還要當置位或清零信號產生后，還要等待等待時鐘的時鐘的有效邊沿有效邊沿到到來才進行置位或清零操作來才進行置位或清零操作 。從觸發器的邏輯符號上，從觸發器的邏輯符號上，看不出看不出其置位或清零端是同步其置位或清零端是同步或異步，只能從特性表上體現出來：或異步，只能從特性表上體現出來：n置位或清零置位或清零受受時鐘信號時鐘信號 Clk 的約束，屬于同步的約束，屬于同步n置位或清零置位或清零不受不受 Clk 約束，屬于異步約束，屬于異步465 5帶置位、清零端的觸發器帶置位、清零端的觸發器 （1）帶異步置位、清零端的）帶異步置位、清零端的D觸發器觸發器異步置位

25、端異步置位端異步清零端異步清零端表示輸入信號低電平有效表示輸入信號低電平有效47帶異步置位、清零端的帶異步置位、清零端的D D觸發器特性表及功能觸發器特性表及功能ClkD功能說明功能說明11001同步置同步置011110同步置同步置10110異步置異步置11001異步置異步置000不允許不允許SetClr1nQ1nQ48（2 2）帶同步置位、清零端的）帶同步置位、清零端的 JK 觸發器觸發器 496. 6. 觸發器集成電路觸發器集成電路觸發器的集成電路很多，主要為觸發器的集成電路很多，主要為 D 型和型和 JK 型觸發器。型觸發器。這里介紹兩種這里介紹兩種 :74HC74 雙雙 D 觸發器（有

26、預置、清零端觸發器（有預置、清零端）74HC112雙雙JK觸發器（有預置、清零端）觸發器（有預置、清零端）50（1 1）74HC7474HC74雙觸發器雙觸發器( (有預置、清零端）有預置、清零端） 74HC74含含2個兩個上升沿觸發個兩個上升沿觸發 的的 D 觸發器，每個觸發器，每個觸發器都有各自獨立的脈沖輸入以及異步置位、觸發器都有各自獨立的脈沖輸入以及異步置位、異步清零端。異步清零端。5174HC74 74HC74 一個觸發器的邏輯圖一個觸發器的邏輯圖 52（2 2） 74HC11274HC112雙雙JK觸發器觸發器( (有預置、清零端）有預置、清零端） 74HC112含含2個下降沿觸發

27、的個下降沿觸發的 JK觸發器，每個觸觸發器，每個觸發器都有各自獨立的脈沖輸入以及異步置位、異發器都有各自獨立的脈沖輸入以及異步置位、異步清零端。步清零端。 返回例返回例3-3537 7觸發器邏輯功能的轉換觸發器邏輯功能的轉換 （1）用）用D觸發器構造其他功能觸發器觸發器構造其他功能觸發器 D觸發器構造觸發器構造RS觸發器觸發器 RS觸發器的特性函數觸發器的特性函數 D觸發器的特性函數觸發器的特性函數 547 7觸發器邏輯功能的轉換觸發器邏輯功能的轉換 D觸發器構造觸發器構造T觸發器觸發器 T觸發器的特性函數觸發器的特性函數 D觸發器的特性函數觸發器的特性函數 552) 2) 用用JK觸發器構造

28、其他功能觸發器觸發器構造其他功能觸發器 JK觸發器構造觸發器構造RS觸發器觸發器 S信號從信號從J端接入，端接入，R信號從信號從K端接入端接入 JK觸發器構造觸發器構造T 觸發器觸發器 JK觸發器的特性函數觸發器的特性函數 T 觸發器的特性函數觸發器的特性函數 nnnnQTQTQTQ1nnnQKQJQ1TKJ562) 2) 用用JK觸發器構造其他功能觸發器觸發器構造其他功能觸發器 JK觸發器構造觸發器構造D觸發器觸發器 JK觸發器的特性函數觸發器的特性函數 D觸發器的特性函數觸發器的特性函數 J=D， nnnQKQJQ1nnnDQQDDQ1DK 573.3 3.3 時序電路的分析時序電路的分析

29、3.3.1 時序電路的分析方法時序電路的分析方法3.3.2 時序電路的分析舉例時序電路的分析舉例583.3 3.3 時序電路的分析時序電路的分析3.3.1 3.3.1 時序電路的分析方法時序電路的分析方法 ：分析步驟：分析步驟（1）根據給定的電路，寫函數表達式。包括：）根據給定的電路，寫函數表達式。包括： 輸出函數、各觸發器的激勵（驅動）函數。輸出函數、各觸發器的激勵（驅動）函數。 （2）將各觸發器的驅動函數代入到各自的特性函數將各觸發器的驅動函數代入到各自的特性函數中，求觸發器狀態的次態函數。中，求觸發器狀態的次態函數。 （3）列出狀態表列出狀態表 。（4）設定初始值，畫狀態轉換圖及時序圖設

30、定初始值，畫狀態轉換圖及時序圖 。（5）結合輸入信號的含義，進一步對電路功能進行結合輸入信號的含義，進一步對電路功能進行說明，并進行能否自啟動的分析。說明，并進行能否自啟動的分析。 593.3.2 3.3.2 時序電路的分析舉例時序電路的分析舉例 【例例3-1】分析電路，畫出狀態圖及時序圖。分析電路，畫出狀態圖及時序圖。60（1 1）寫函數表達式）寫函數表達式 61（2 2）求觸發器的次態函數）求觸發器的次態函數 將觸發器的激勵函數代入其中，將觸發器的激勵函數代入其中， 得觸發器的次態函數：得觸發器的次態函數：62（3 3）列出狀態表）列出狀態表現現 態態次次 態態輸出輸出0000010100

31、11100101110111nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQKQJQQQQQQQKQJQQQQQQQKQJQ121212222120101011111120202000010nQ2nQ1nQ012nQ11nQ10nQYnnnQQQY0120010111011110000101001101111011163（4 4）畫狀態圖及時序圖：假設初始狀態為）畫狀態圖及時序圖：假設初始狀態為00000064（5 5）電路分析說明）電路分析說明 電路的功能：電路的功能： 該電路每該電路每 6 個個 Clk（時鐘脈沖）為（時鐘脈沖）為 1 周期，三周期，三個觸發器個觸發器 FF0、

32、FF1、FF2 每間隔每間隔 1 個個 Clk 依次依次進行狀態改變，該電路的輸出進行狀態改變，該電路的輸出 Y 僅在僅在 Q2Q1Q0 的狀態為的狀態為 100 時，輸出時，輸出 0 ，其余情況輸出，其余情況輸出 1 。65關于是否是能自啟動電路的說明關于是否是能自啟動電路的說明 n有效狀態：有效狀態：時序電路中凡是被利用了的狀態時序電路中凡是被利用了的狀態 如如 000、001、011、111、110、100n有效循環：有效循環：由有效狀態構成的循環由有效狀態構成的循環n無效狀態：無效狀態：時序電路中沒被利用的狀態時序電路中沒被利用的狀態 如如 010 及及 101n無效循環：無效循環：由

33、無效狀態所構成的循環由無效狀態所構成的循環66關于是否是能自啟動電路的說明關于是否是能自啟動電路的說明在時序電路中，如果存在無效循環，則這種電路是在時序電路中，如果存在無效循環，則這種電路是有缺陷的。原因在于當電路運行過程中由于干擾而有缺陷的。原因在于當電路運行過程中由于干擾而脫離有效循環時，不能自動返回到有效循環中。脫離有效循環時，不能自動返回到有效循環中。不能自啟動時序電路：不能自啟動時序電路：存在無效狀態且無效狀存在無效狀態且無效狀態構成循環。態構成循環。 能自啟動的時序電路：能自啟動的時序電路：雖然存在無效狀態，但雖然存在無效狀態，但無效狀態經過若干個無效狀態經過若干個 Clk 脈沖后

34、會自動進入有效循脈沖后會自動進入有效循環。環。 673.3.2 3.3.2 時序電路的分析舉例時序電路的分析舉例【例例3-2】 分析電路分析電路畫出狀態圖畫出狀態圖時序圖時序圖說明電路功能說明電路功能 68電路有電路有4個輸出個輸出Y0、Y1、Y2、Y3，輸出函數分別是：輸出函數分別是： （1 1）寫函數表達式）寫函數表達式 69（2 2）求觸發器的次態函數）求觸發器的次態函數 將觸發器的激勵函數代入其中，將觸發器的激勵函數代入其中， 得觸發器的次態函數：得觸發器的次態函數：70（3 3）列出狀態表）列出狀態表nnnnnnnQQQQQQQ10101101071（4 4）畫狀態圖及時序圖）畫狀態

35、圖及時序圖 ：假設初始狀態為：假設初始狀態為0000 72（5 5）功能說明）功能說明 是能循環輸出是能循環輸出 4 個脈沖的順序脈沖發生器。個脈沖的順序脈沖發生器。電路中的兩個電路中的兩個 JK 觸發器構成了一個四進制的觸發器構成了一個四進制的計數器計數器( 參見參見3.4)。電路中的電路中的 4 個與門構成了一個個與門構成了一個 2-4 譯碼器。譯碼器。 可見：將計數器及譯碼器組合起來，可以方便可見：將計數器及譯碼器組合起來，可以方便地得到順序脈沖發生器。地得到順序脈沖發生器。733.4 3.4 常用的時序邏輯電路常用的時序邏輯電路 3.4.1 寄存器寄存器1基本寄存器基本寄存器2移位寄存

36、器移位寄存器3帶并行輸入的移位寄存器帶并行輸入的移位寄存器4寄存器集成電路寄存器集成電路3.4.2 計數器計數器1二進制同步計數器二進制同步計數器2十進制同步計數器十進制同步計數器3計數器集成電路計數器集成電路4N進制計數器的設計進制計數器的設計743.4 3.4 常用的時序邏輯電路常用的時序邏輯電路 3.4.1 3.4.1 寄存器寄存器寄存寄存：把二進制數據或代碼暫時存儲起來：把二進制數據或代碼暫時存儲起來寄存器寄存器：具有寄存功能的電路：具有寄存功能的電路 n由具有存儲功能的鎖存器或觸發器構成由具有存儲功能的鎖存器或觸發器構成n主要任務是暫時存儲二進制數據或代碼主要任務是暫時存儲二進制數據

37、或代碼n一般不對存儲內容進行處理一般不對存儲內容進行處理n邏輯功能比較單一，電路結構比較簡單邏輯功能比較單一，電路結構比較簡單75寄存器的分類（按功能）寄存器的分類（按功能） 基本寄存器基本寄存器：主要實現數據的并行輸入、并行輸出：主要實現數據的并行輸入、并行輸出 移位寄存器移位寄存器：在移位脈沖的操作下，依次右移或左：在移位脈沖的操作下，依次右移或左移數據，主要實現數據的串行輸入、串行輸出移數據，主要實現數據的串行輸入、串行輸出 （也（也可設計成既可串行輸入輸出、又可并行輸入輸出）可設計成既可串行輸入輸出、又可并行輸入輸出）n并行輸入并行輸入：多位數據一起送入寄存器中存儲：多位數據一起送入寄

38、存器中存儲n并行輸出并行輸出：多位數據一起從寄存器中讀出：多位數據一起從寄存器中讀出n串行輸入串行輸入：通過一條數據線，將數據逐位輸入至：通過一條數據線，將數據逐位輸入至寄存器中寄存器中n串行輸出串行輸出：通過一條數據線，將寄存器中的數據：通過一條數據線，將寄存器中的數據逐位讀出逐位讀出76（1 1）4 4 位位 D D 觸發器觸發器1個觸發器可以存儲個觸發器可以存儲 ？位二進制數據位二進制數據 1 位位若要寄存若要寄存 n 位二進制數據，需要位二進制數據，需要 ？個觸發器個觸發器 n 個個由由 4 位位 D 觸發器構成觸發器構成 ？位寄存器位寄存器 4 位位77原理圖原理圖含異步清零輸入端含

39、異步清零輸入端功能：功能：n同步置數（同步置數（Clk脈沖上升沿）脈沖上升沿）n異步清零（端低電平有效）異步清零（端低電平有效）78（2 2）三態輸出寄存器）三態輸出寄存器 下圖能寄存下圖能寄存 ？位？位 二進制數據二進制數據 為輸出使能控制端：為輸出使能控制端：n = 0：電路輸出觸發器狀態：電路輸出觸發器狀態n = 1：信號不能輸出，輸出端呈高阻態（：信號不能輸出，輸出端呈高阻態（Z）792 2移位寄存器移位寄存器 功能：功能：n存儲代碼存儲代碼n移位：寄存器中存儲的代碼能在移位脈沖的作用移位：寄存器中存儲的代碼能在移位脈沖的作用下依次左移或右移。下依次左移或右移。適用于：適用于：n實現數

40、據串行實現數據串行并行轉換并行轉換n數值運算及數據處理數值運算及數據處理按數據移動方向分類：按數據移動方向分類：右移、左移、雙向移位寄存器右移、左移、雙向移位寄存器80（1 1）右移寄存器）右移寄存器當每一個當每一個Clk脈沖上升沿到來：脈沖上升沿到來：Sin進入觸發器進入觸發器FF0原來原來Q0、Q1、Q2的值分別進入觸發器的值分別進入觸發器FF1、FF2、FF3相當于移位寄存器中原有的數據依次右移了一位相當于移位寄存器中原有的數據依次右移了一位 81（2 2）左移寄存器）左移寄存器當每一個當每一個Clk脈沖上升沿到來：脈沖上升沿到來：Di 進入觸發器進入觸發器FF3原來原來Q1、Q2、Q3

41、的值分別進入觸發器的值分別進入觸發器FF0、FF1、FF2相當于移位寄存器中原有的數據依次左移了一位相當于移位寄存器中原有的數據依次左移了一位 823. 3. 帶并行輸入的移位寄存器帶并行輸入的移位寄存器 帶并行加載的帶并行加載的4位移位寄存器原理圖位移位寄存器原理圖 ：2選選1的數據選擇器的數據選擇器 83 =0：實現移位寄存器功能：實現移位寄存器功能 =1：實現并行加載數據的功能：實現并行加載數據的功能 該寄存器可實現：該寄存器可實現： 并行輸入、并行輸出、串行輸入、串行輸出并行輸入、并行輸出、串行輸入、串行輸出/LoadShift/LoadShift844. 4. 寄存器集成電路寄存器集

42、成電路74系列的集成寄存器有兩大類：系列的集成寄存器有兩大類：(1) 基本寄存器。常用的型號：基本寄存器。常用的型號： 74173具有三態輸出的具有三態輸出的4位位D寄存器；寄存器；741746位位D觸發觸發器；器；741754位位D觸發器。觸發器。(2) 移位寄存器。常用的型號：移位寄存器。常用的型號： 741648位移位寄存器位移位寄存器(串行輸入，并行輸出串行輸入，并行輸出)；741658位移位寄存器位移位寄存器(并行輸入，互補串行輸出并行輸入，互補串行輸出)；741668位移位移位寄存器位寄存器(串、并行輸入，串行輸出串、并行輸入，串行輸出)；741954位移位寄位移位寄存器存器(并行

43、存取，并行存取，J、K輸入輸入)；741998位移位寄存器位移位寄存器(并并行存取，行存取，J、K輸入輸入)；741944位雙向移位寄存器位雙向移位寄存器 (并行并行存取存取)；74954位雙向移位寄存器位雙向移位寄存器(并行存取并行存取)；741984位雙向移位寄存器位雙向移位寄存器(并行存取并行存取)。85雙向移位寄存器雙向移位寄存器74HC19474HC194的引腳圖的引腳圖CP：時鐘脈沖輸入端：時鐘脈沖輸入端 ：異步清零端：異步清零端S1、S0：工作狀態控制端：工作狀態控制端DSR：右移串行信號輸入端：右移串行信號輸入端DSL：左移串行信號輸入端：左移串行信號輸入端D0D3：并行信號輸

44、入端：并行信號輸入端Q0Q3：寄存器輸出端：寄存器輸出端 MR86雙向移位寄存器雙向移位寄存器74HC19474HC194功能表功能表 873.4.2 3.4.2 計數器計數器計數器主要用于對時鐘脈沖計數計數器主要用于對時鐘脈沖計數通常情況計數器沒有另外的輸入信號，輸入僅僅由現態決定，通常情況計數器沒有另外的輸入信號，輸入僅僅由現態決定，因此是一種因此是一種Moore型的時序電路。型的時序電路。計數器的分類計數器的分類n按觸發器是否同時翻轉按觸發器是否同時翻轉 同步計數器同步計數器 異步計數器異步計數器n按計數過程中計數值的數字增減按計數過程中計數值的數字增減 加法計數器加法計數器 減法計數器

45、減法計數器 可逆計數器可逆計數器n按數的進制按數的進制 二進制計數器二進制計數器 十進制計數器十進制計數器 N進制計數器進制計數器881 1二進制同步計數器二進制同步計數器二進制計數器二進制計數器：按二進制數的規律進行計數的計數器：按二進制數的規律進行計數的計數器計數器主要由觸發器構成，觸發器的個數決定了計數計數器主要由觸發器構成，觸發器的個數決定了計數位數，從而決定了計數器的計數容量：位數，從而決定了計數器的計數容量：n2個觸發器構成的計數器個觸發器構成的計數器 計數值為計數值為 00、01、10、11，計數容量為，計數容量為 4n3個觸發器構成的計數器個觸發器構成的計數器 計數值為計數值為

46、 000、001、111，計數容量為，計數容量為 8nn 個觸發器構成的計數器，計數容量為個觸發器構成的計數器，計數容量為 2n89例如：例如：3 位二進制計數器位二進制計數器 每來一個計數脈沖，計數值變化一次：每來一個計數脈沖，計數值變化一次：若為加法計數器，計數規律是若為加法計數器，計數規律是 000、001、010、011、100、101、110、111若為減法計數器，計數規律是若為減法計數器，計數規律是 111、110、101、100、011、010、001、00090（1 1）二進制同步加法計數器）二進制同步加法計數器 3 位二進制同步加法計數器的狀態圖：位二進制同步加法計數器的狀態

47、圖：000001010011100101110111Q2Q1Q0/C/0/0/0/0/0/0/0/191由狀態轉換圖由狀態轉換圖列出狀態轉換表：列出狀態轉換表： 9293 分析是否能自啟動分析是否能自啟動 3 個觸發器的個觸發器的 8 個狀態均為有效狀態，個狀態均為有效狀態， 不存在無效狀態不存在無效狀態 無需驗證是否能自啟動無需驗證是否能自啟動 94 邏輯圖：邏輯圖： 時序圖：時序圖：使用使用JK型觸發器構成型觸發器構成 3 3 位二進制同步加法計數器位二進制同步加法計數器95 邏輯圖：邏輯圖： 時序圖（時鐘上升沿觸發）時序圖（時鐘上升沿觸發） ：使用使用D型觸發器構成型觸發器構成 3 3

48、位二進制同步加法計數器位二進制同步加法計數器96（2 2）二進制同步減法計數器）二進制同步減法計數器 3 位二進制同步減法計數器的狀態圖：位二進制同步減法計數器的狀態圖：111110101100011010001000Q2Q1Q0/B/0/0/0/0/0/0/0/197由狀態轉換圖由狀態轉換圖列出狀態轉換表：列出狀態轉換表： 9899 邏輯圖：邏輯圖： 時序圖：時序圖：使用使用JK型觸發器構成型觸發器構成 3 3 位二進制同步減法計數器位二進制同步減法計數器100（3 3） 可逆計數器可逆計數器定義：定義：既能采用加法計數方式工作，又能采用減法計數方式工作的計數器。3 位二進制同步可逆計數器邏

49、輯圖：1012.2. 十進制同步計數器十進制同步計數器進行十進制計數器的設計前，首先要確定什么？進行十進制計數器的設計前，首先要確定什么？答：采用哪一種二進制編碼方案對十進制數進行答：采用哪一種二進制編碼方案對十進制數進行編碼，也就是編碼，也就是BCD碼的選擇。碼的選擇。 這里，我們以使用最多的這里，我們以使用最多的8421BCD碼為例介紹碼為例介紹十進制計數器的設計。十進制計數器的設計。102（1 1） 十進制同步加法計數器十進制同步加法計數器 畫出狀態圖畫出狀態圖 根據根據8421BCD碼加法計數器的計數規律，可畫出碼加法計數器的計數規律，可畫出狀態轉換圖：狀態轉換圖：103由狀態轉換列出

50、狀態轉換表由狀態轉換列出狀態轉換表 無效狀態無效狀態10101111表示為約束項，表示為約束項，其次態及進位輸出用其次態及進位輸出用“”表示。表示。104 寫出輸出進位函數及寫出輸出進位函數及 4 4個觸發器的次態函數個觸發器的次態函數 105 分析是否能自啟動分析是否能自啟動 106將結果填入到狀態圖中：將結果填入到狀態圖中： 無效狀態沒有構成無效循環，電路是能自啟動時無效狀態沒有構成無效循環，電路是能自啟動時序電路。序電路。 107 畫邏輯圖畫邏輯圖108（2 2）十進制同步減法計數器）十進制同步減法計數器 畫出狀態圖畫出狀態圖 根據根據8421BCD碼減法計數器的計數規律，可畫出碼減法計

51、數器的計數規律，可畫出狀態轉換圖：狀態轉換圖：109由狀態轉換列出狀態轉換表由狀態轉換列出狀態轉換表 無效狀態無效狀態10101111表示為約束項，表示為約束項，其次態及進位輸出用其次態及進位輸出用“”表示。表示。110 寫出輸出借位函數及寫出輸出借位函數及 4 4個觸發器的次態函數個觸發器的次態函數 111 將無效狀態將無效狀態10101111分別代入輸出函數及狀態分別代入輸出函數及狀態函數計算，得到以下結果：函數計算，得到以下結果： 分析是否能自啟動分析是否能自啟動 112將結果填入到狀態圖中：將結果填入到狀態圖中： 無效狀態沒有構成無效循環，電路是能自啟動時序電路無效狀態沒有構成無效循環

52、，電路是能自啟動時序電路113 畫邏輯圖畫邏輯圖114（3 3）十進制同步可逆計數器）十進制同步可逆計數器 參照前面二進制同步可逆計數器的設計原理，參照前面二進制同步可逆計數器的設計原理，可設計出十進制同步可逆計數器可設計出十進制同步可逆計數器 。1153 3計數器集成電路計數器集成電路 集成的集成的74系列計數器有：系列計數器有：n741614位二進制同步加法計數器，異步清零，同步置數；位二進制同步加法計數器，異步清零，同步置數；n741634位二進制同步加法計數器，同步清零，同步置數；位二進制同步加法計數器，同步清零，同步置數；n741914位二進制同步可逆計數器，異步置數；位二進制同步可

53、逆計數器，異步置數；n741934位二進制同步可逆計數器，異步清零，異步置數，位二進制同步可逆計數器，異步清零，異步置數，雙時鐘；雙時鐘；n74160十進制同步計數器，異步清零，同步置數；十進制同步計數器，異步清零，同步置數；n74162十進制同步計數器，同步清零，同步置數；十進制同步計數器，同步清零，同步置數；n74190十進制同步可逆計數器，異步置數；十進制同步可逆計數器，異步置數；n74192十進制同步可逆計數器，異步清零，異步置數，雙時十進制同步可逆計數器，異步清零，異步置數，雙時鐘。鐘。 116 4 4 位二進制同步加法計數器位二進制同步加法計數器 74HC161 74HC161 的

54、引腳圖及功能表的引腳圖及功能表返回例返回例3-41174 4位二進制同步加法計數器位二進制同步加法計數器 74HC16174HC161的邏輯圖的邏輯圖1184 4位二進制同步加法計數器位二進制同步加法計數器74HC16174HC161功能說明功能說明CP：時鐘脈沖輸入端：時鐘脈沖輸入端D3D0：并行數據輸入端：并行數據輸入端異步清零輸入端異步清零輸入端CET、CEP：兩個使能控制端：兩個使能控制端并行輸入控制端并行輸入控制端Q3Q0：計數值輸出端：計數值輸出端(1) =0：輸出端：輸出端Q3Q0立即全輸出立即全輸出0異步清零異步清零(2) =1、 =0期間：當下一個時鐘上升沿到來時，并行輸入期間：當下一個時鐘上升沿到來時，并行輸入D3D0數據數據同步置數同步置數。此數據作為計數初始值，從而可改變計數容量。此數據作為計數初始值，從而可改變計數容量。(3) =1、 =1期間：期間：nCET=CEP=1：在時鐘上升沿到來時，計數器進行計數工作。：在時鐘上升沿到來時，計數器進行計數工作。nCET=0 或或 CEP=0：均不進行