1、1第第2 2章章微處理器與總線2主要內容：n微處理器的一般構成及工作原理；微處理器的一般構成及工作原理；n80888088微處理器的特點、引線及結構；微處理器的特點、引線及結構；n總線的一般概念；總線的一般概念；n* *8038680386微處理器的特點及結構；微處理器的特點及結構；n* *Pentium 4Pentium 4微處理器中的新技術微處理器中的新技術。32.12.1 微型機概述4了解：n微處理器的功能；微處理器的功能；n微處理器的基本組成。微處理器的基本組成。5微處理器的功能n是計算機系統的核心是計算機系統的核心n根據指令實現各種相應的運算根據指令實現各種相應的運算n實現數據的暫存

2、實現數據的暫存n實現與存儲器和接口的信息通信實現與存儲器和接口的信息通信n .6微處理器的一般構成n運算器運算器n控制器控制器n內部寄存器組內部寄存器組72.2 80882.2 8088微處理器8主要內容：n8088/8086CPU的特點的特點n8088CPU外部引線及功能；外部引線及功能；n8088CPU的內部結構和特點；的內部結構和特點；n各內部寄存器的功能；各內部寄存器的功能；n8088的工作時序。的工作時序。9一、8088/8086CPU的特點n了解：了解：n程序與程序與指令指令n指令執行的一般過程指令執行的一般過程n指令的串行執行與并行流水線執行指令的串行執行與并行流水線執行n808

3、8/8086CPU的主要特點的主要特點101. 程序和指令n程序：程序：n具有一定功能的指令的有序集合具有一定功能的指令的有序集合n指令：指令：n由人向計算機發出的、能夠為計算機所識別的命令。由人向計算機發出的、能夠為計算機所識別的命令。112. 指令執行的一般過程 取指令取指令 指令譯碼指令譯碼 讀取操作數讀取操作數 執行指令執行指令 存放結果存放結果123. 串行和并行方式的指令流水線n串行工作方式：串行工作方式： 控制器和運算器交替工作，按順序完成控制器和運算器交替工作，按順序完成 上述指令執行過程。上述指令執行過程。n并行工作方式：并行工作方式： 運算器和控制器可同時工作。運算器和控制

4、器可同時工作。13串行工作方式n80888088以前的以前的CPUCPU采用串行工作方式：采用串行工作方式：取指令取指令1執行執行指令指令1分析分析指令指令1CPUBUS忙碌忙碌忙碌忙碌取指令取指令2執行執行指令指令2分析分析指令指令214并行工作方式n8088CPU采用并行工作方式采用并行工作方式BIU EU取指令取指令1執行執行指令指令1分析分析指令指令1CPU取指令取指令2執行執行指令指令2分析分析指令指令2取指令取指令2執行執行指令指令2分析分析指令指令2忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌154. 8088/8086 CPU的特點n采用并行流水線工作方式采用并行流水線工作方式 通

5、過設置指令預取隊列實現通過設置指令預取隊列實現n對內存空間實行分段管理對內存空間實行分段管理 將內存分為將內存分為4 4個段并設置地址段寄存器，以實個段并設置地址段寄存器，以實 現對現對1 1MBMB空間的尋址空間的尋址n支持多處理器系統支持多處理器系統CPU內內部結構部結構存儲器存儲器尋址部尋址部分分工作模工作模式式168088CPU的兩種工作模式n8088可工作于兩種模式下可工作于兩種模式下 最小模式最小模式 最大模式最大模式n最小模式為單處理器模式，控制信號較少，最小模式為單處理器模式，控制信號較少，一般可不必接總線控制器。一般可不必接總線控制器。n最大模式為多處理器模式，控制信號較多，

6、最大模式為多處理器模式，控制信號較多，須通過總線控制器與總線相連。須通過總線控制器與總線相連。17n注意下列幾點：注意下列幾點：n 8086的數據線和地址線是復用的，的數據線和地址線是復用的，n 8086可用高可用高8位傳送位傳送1字節，也可用低字節，也可用低8位傳位傳送送1個字節，還可一次傳送個字節，還可一次傳送1個字個字n RESET是系統復位信號是系統復位信號18兩種工作模式的選擇方式n80888088是工作在最小還是最大模式由是工作在最小還是最大模式由MN/MXMN/MX端狀端狀態決定。態決定。MN/MX=0MN/MX=0工作于最大模式，反之工作工作于最大模式，反之工作于最小模式于最小

7、模式19二、二、8088CPU的引線及功能n引腳定義的方法可大致分為：引腳定義的方法可大致分為：n每個引腳只傳送一種信息（每個引腳只傳送一種信息（RDRD等）；等）；n引腳電平的高低不同的信號（引腳電平的高低不同的信號（IO/MIO/M等）；等）；nCPUCPU工作于不同方式有不同的名稱和定義（工作于不同方式有不同的名稱和定義（WR/LOCK WR/LOCK 等）；等）；n分時復用引腳（分時復用引腳（ADAD7 7ADAD0 0 等）等） ；n引腳的輸入和輸出分別傳送不同的信息（引腳的輸入和輸出分別傳送不同的信息（RQ/GTRQ/GT）20主要引線（最小模式下）n地址線和數據線：地址線和數據線

8、：nADAD7 7-AD-AD0 0：低低8 8位地址和數據信號分時復用。位地址和數據信號分時復用。在傳在傳送地址信號時為單向，傳送數據信號時為雙向。送地址信號時為單向，傳送數據信號時為雙向。nA A1919-A-A1616：高高4 4位地址信號，分時復用。位地址信號，分時復用。nA A1515-A-A8 8 ：輸出輸出8 8位地址信號。位地址信號。21主要的控制和狀態信號nWRWR： 寫信號；寫信號；nRDRD： 讀信號；讀信號；nIO/MIO/M：為為“0”“0”表示訪問內存，表示訪問內存， 為為“1”“1”表示訪問接口；表示訪問接口；nDENDEN： 低電平有效時，允許進行讀低電平有效時

9、，允許進行讀/ /寫操作；寫操作；nRESETRESET：復位信號。復位信號。22例：n當當WR=1WR=1，RD=0RD=0，IO/M=0IO/M=0時，時， 表示表示CPUCPU當前正在進行當前正在進行讀存儲器讀存儲器操作操作23READY信號T T1 1T T2 2T T3 3TwaitTwaitT T4 424中斷請求和響應信號nINTR：可屏蔽中斷請求輸入端可屏蔽中斷請求輸入端nNMI：非屏蔽中斷請求輸入端非屏蔽中斷請求輸入端nINTA：中斷響應輸出端中斷響應輸出端25總線保持信號nHOLD：總線保持請求信號輸入端。當總線保持請求信號輸入端。當CPU 以外的其他設備要求占用總線時，以

10、外的其他設備要求占用總線時， 通過該引腳向通過該引腳向CPU發出請求。發出請求。nHLDA：總線保持響應信號輸出端。總線保持響應信號輸出端。CPU對對 HOLD信號的響應信號信號的響應信號。2627三、三、8088CPU的內部結構n8088內部由兩部分組成：內部由兩部分組成： 執行單元（執行單元（EU） 總線接口單元（總線接口單元（BIU）28執行單元包括 運算器運算器 8個通用寄存器個通用寄存器 1個標志寄存器個標志寄存器 EU部分控制電路部分控制電路教材第教材第46頁頁圖圖2-6圖圖29執行單元n功能功能n指令譯碼指令譯碼n指令執行指令執行n暫存中間運算結果暫存中間運算結果n保存運算結果特

11、征保存運算結果特征指令的執行指令的執行在標志寄存器在標志寄存器FLAGS中中在在ALU中完成中完成在通用寄存器中在通用寄存器中30總線接口單元功能：功能：n從內存中取指令到指令預取隊列從內存中取指令到指令預取隊列n負責與內存或輸入負責與內存或輸入/輸出接口之間的數據傳送輸出接口之間的數據傳送n在執行轉移程序時，在執行轉移程序時，BIU使指令預取隊列復位，從使指令預取隊列復位，從指定的新地址取指令，并立即傳給執行單元執行。指定的新地址取指令，并立即傳給執行單元執行。31結論n指令預取隊列的存在使指令預取隊列的存在使EU和和BIU兩個兩個部分可同時進行工作，從而部分可同時進行工作，從而n提高了提高

12、了CPU的效率；的效率；n降低了對存儲器存取速度的要求降低了對存儲器存取速度的要求328088的內部寄存器n含含14個個16位寄存器，按功能可分為三類位寄存器，按功能可分為三類 8個通用寄存器個通用寄存器 4個段寄存器個段寄存器 2個控制寄存器個控制寄存器深入理解：每個寄存器中數據的含義深入理解：每個寄存器中數據的含義33通用寄存器 數據寄存器（數據寄存器（AX，BX，CX，DX） 地址指針寄存器（地址指針寄存器（SP，BP） 變址寄存器（變址寄存器（SI，DI）34數據寄存器n8088含含4個個16位數據寄存器，它位數據寄存器，它們又可分為們又可分為8個個8位寄存器，即：位寄存器，即：nAX

13、nBXnCXnDXAH，ALCH，CLBH，BLDH，DL35數據寄存器特有的習慣用法nAX：累加器。所有累加器。所有I/O指令都通過指令都通過AX與接口傳送與接口傳送 信息，中間運算結果也多放于信息，中間運算結果也多放于AX中；中；nBX：基址寄存器。在間接尋址中用于存放基地址；基址寄存器。在間接尋址中用于存放基地址；nCX：計數寄存器。用于在循環或串操作指令計數寄存器。用于在循環或串操作指令 中存放計數值；中存放計數值；nDX：數據寄存器。在間接尋址的數據寄存器。在間接尋址的I/O指令中存放指令中存放 I/O端口地址；在端口地址；在32位乘除法運算時，存放位乘除法運算時，存放 高高16位數

14、。位數。36地址指針寄存器nSP：堆棧指針寄存器，其內容為棧頂的：堆棧指針寄存器，其內容為棧頂的 偏移地址；偏移地址；nBP：基址指針寄存器，常用于在訪問內基址指針寄存器，常用于在訪問內 存時存放內存單元的存時存放內存單元的偏移地址。偏移地址。37BX與BP在應用上的區別n作為通用寄存器，二者均可用于存放數據；作為通用寄存器，二者均可用于存放數據；n作為基址寄存器，用作為基址寄存器，用BX表示所尋找的數據在表示所尋找的數據在數據段；用數據段；用BP則表示數據在堆棧段。則表示數據在堆棧段。38變址寄存器nSI：源變址寄存器源變址寄存器nDI：目標變址寄存器目標變址寄存器n變址寄存器常用于指令的間

15、接尋址或變址變址寄存器常用于指令的間接尋址或變址尋址。特別是尋址。特別是在串操作指令中在串操作指令中，用，用SI存放存放源操作數的偏移地址，而用源操作數的偏移地址，而用DI存放目標操存放目標操作數的偏移地址。作數的偏移地址。39段寄存器 用于存放相應邏輯段的段基地址用于存放相應邏輯段的段基地址 CS：代碼段寄存器。代碼段存放指令代碼代碼段寄存器。代碼段存放指令代碼 DS：數據段寄存器數據段寄存器 ES：附加段寄存器附加段寄存器 SS：堆棧段寄存器：指示堆棧區域的位置堆棧段寄存器：指示堆棧區域的位置存放操作數存放操作數40控制寄存器nIP：指令指針寄存器，其內容為下一條要執行指令指針寄存器，其內

16、容為下一條要執行 指令的偏移地址指令的偏移地址nFLAGS：標志寄存器，存放運算結果的特征標志寄存器，存放運算結果的特征 6個狀態標志位（個狀態標志位（CF，SF，AF，PF，OF，ZF） 3個控制標志位（個控制標志位（IF，TF，DF）41四、存儲器尋址段基地址（段基地址（16位）位） 310150 0 0 0段基地址（段基地址（16位）位）段首地址段首地址 1904 段首的偏移地址：段首的偏移地址：0000H42物理地址n段基地址段基地址 =6000Hn段首地址段首地址n偏移地址偏移地址n物理地址物理地址數數據據段段60009H00H12H60000H0009H43四、存儲器尋址n物理地址

17、由段基地址和物理地址由段基地址和偏移地址組成偏移地址組成物理地址物理地址=段基地址段基地址16+偏移地址偏移地址0 0 0 0段首地址段首地址 1904 偏移地址偏移地址+物物理理地地址址44例：n已知已知 CS=1055H， DS=250AH ES=2EF0H SS=8FF0H 某操作數偏移地址某操作數偏移地址=0204H，n畫出各段在內存中的分布、段首地址及操作數畫出各段在內存中的分布、段首地址及操作數的物理地址。的物理地址。45例題解答n設操作數在數據段，則操設操作數在數據段，則操作數的物理地址為：作數的物理地址為：n250AH 16+0204H = 252A4H10550H250A0H

18、2EF00H8FF00HCSDSESSS 46堆棧及堆棧段的使用n堆棧：內存中一個特殊區域，用于存放暫時堆棧：內存中一個特殊區域，用于存放暫時不用或需要保護的數據。不用或需要保護的數據。n常用于響應中斷或子程序調用。常用于響應中斷或子程序調用。47例：n若已知（若已知（SS）=1000H （SP）=0100Hn則堆棧段的段首地址則堆棧段的段首地址 = ？n棧頂地址棧頂地址=？n若該段最后一個單元若該段最后一個單元 地址為地址為10200H，則棧底則棧底=？段首段首棧底棧底棧頂棧頂堆堆棧棧區區48五、時序n時序的概念：時序的概念：CPU各引腳信號在時間上的關系各引腳信號在時間上的關系n總線周期：

19、總線周期：CPU完成一次訪問內存（或接口）完成一次訪問內存（或接口） 操作所需要的時間。一個總線周期操作所需要的時間。一個總線周期 至少包括至少包括4個時鐘周期。個時鐘周期。49微處理器的一般工作過程n一個程序工作例（求解一個程序工作例（求解5+8）取指令取指令1取操作數取操作數1取指令取指令2執行指令執行指令2502.2.5 5 系統總線51主要內容：n總線的基本概念和分類；總線的基本概念和分類；n總線的工作方式；總線的工作方式；n常用系統總線標準。常用系統總線標準。52一、概述n總線：總線： 是是一組導線和相關的控制、驅動電路一組導線和相關的控制、驅動電路的的集合。是集合。是計算機系統各部

20、件之間傳輸地址、數據和控制信計算機系統各部件之間傳輸地址、數據和控制信息息的的通道。通道。地址總線（地址總線（AB）數據總線（數據總線（DB）控制總線（控制總線（CB）53總線分類CPU總線總線系統總線系統總線外部總線外部總線片內總線片內總線片外總線片外總線按相對按相對CPU的位置分的位置分按層次結構分按層次結構分內部總線：內部總線：CPU內部連接各寄存器及運算部件之間的內部連接各寄存器及運算部件之間的總線。總線。系統總線：系統總線：CPU同計算機系統的其他高速功能部件，同計算機系統的其他高速功能部件，如存儲器、通道等互相連接的總線。如存儲器、通道等互相連接的總線。I/O總線：總線：中、低速中

21、、低速I/O設備之間互相連接的總線。設備之間互相連接的總線。54二、總線的系統結構n單總線結構單總線結構 在許多單處理器的計算機中，使用一條單一的系統總線來連接在許多單處理器的計算機中，使用一條單一的系統總線來連接CPU、主存和主存和I/O設備，叫做單總線結構。如圖所示：設備，叫做單總線結構。如圖所示： 此時要求連接到總線上的邏輯部件必須高速運行，以便在某此時要求連接到總線上的邏輯部件必須高速運行，以便在某些設備需要使用總線時能迅速獲得總線控制權；而當不再使用總些設備需要使用總線時能迅速獲得總線控制權；而當不再使用總線時，能迅速放棄總線控制權。線時，能迅速放棄總線控制權。55多總線結構 2.雙

22、總線結構雙總線結構這種結構保持了單總線系統簡單、易于擴充的優點，但又在這種結構保持了單總線系統簡單、易于擴充的優點，但又在CPU和主存之間專門設置了一組高速的存儲總線，使和主存之間專門設置了一組高速的存儲總線，使CPU可通過專可通過專用總線與存儲器交換信息，并減輕了系統總線的負擔，同時主存仍用總線與存儲器交換信息，并減輕了系統總線的負擔，同時主存仍可通過系統總線與外設之間實現可通過系統總線與外設之間實現DMA操作，而不必經過操作，而不必經過CPU。當當然這種雙總線系統以增加硬件為代價。如圖所示：然這種雙總線系統以增加硬件為代價。如圖所示：56面向CPUCPU的雙總線結構n存儲器與存儲器與I/O

23、接口間無直接通道接口間無直接通道CPU M I/O I/O I/O57面向存儲器的雙總線結構n在單總線結構基礎上增加一條在單總線結構基礎上增加一條CPU到存儲到存儲器的高速總線器的高速總線CPU M I/O I/O I/O583.三總線結構三總線結構 它是在雙總線系統的基礎上增加它是在雙總線系統的基礎上增加I/O總線形成的。總線形成的。 在在DMA方式中，外設與存儲器間直接交換數據而不經過方式中，外設與存儲器間直接交換數據而不經過CPU，從而減輕了從而減輕了CPU對數據輸入輸出的控制，而對數據輸入輸出的控制，而“通道通道”方式進一步提方式進一步提高了高了CPU的效率。通道實際上是一臺具有特殊功

24、能的處理器，又稱的效率。通道實際上是一臺具有特殊功能的處理器，又稱為為IOP(I/O處理器處理器),它分擔了一部分它分擔了一部分CPU的功能，以實現對外設的統的功能，以實現對外設的統一管理及外設與主存之間的數據傳送。一管理及外設與主存之間的數據傳送。顯然，由于增加了顯然，由于增加了IOP，使使整個系統的效率大大提高。然而這是以增加更多的硬件代價換來的。整個系統的效率大大提高。然而這是以增加更多的硬件代價換來的。59總線操作n特點：特點：n任意時刻，總線上只能有一對設備進行信息交換。（分時）任意時刻，總線上只能有一對設備進行信息交換。（分時）n總線周期總線周期n微處理器通過外部總線對存儲器或微處

25、理器通過外部總線對存儲器或I/O端口進行一次讀端口進行一次讀/寫寫操作的過程。操作的過程。n一個總線周期內做的操作：一個總線周期內做的操作：n總線請求總線請求n總線仲裁總線仲裁n尋址尋址n數據傳送數據傳送60總線性能指標 總線的帶寬n總線本身所能達到的最高傳輸速率，是衡量總線性能的總線本身所能達到的最高傳輸速率，是衡量總線性能的重要指標，單位兆字節每秒重要指標，單位兆字節每秒(MB/s)。【例例1】(1)某總線在一個總線周期中并行傳送某總線在一個總線周期中并行傳送4個字節的數據，個字節的數據，假設一個總線周期等于一個總線時鐘周期，總線時鐘頻率為假設一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHz，則總線帶寬是多少則總線帶寬是多少? (2)如果一個總線周期中并行傳送如果一個總線周期中并行傳送64位數據，總線時鐘頻率升為位數據，總線時鐘頻率升為66MHz，則總線帶寬是多少則總線帶寬是多少?解解 (1)設總線帶寬用設總線帶寬用Dr表示，總線時鐘周期用表示，總線時鐘周期用T=1/f表示，一個總線表示，一個總線周期傳送的數據量用周期傳送的數據量用D表示，表示， 根據定義可得根據定義可得 Dr = D