1、微機原理及應用編寫一個程序，要求運行時屏幕顯示HZIEE，同時響鈴一次(響鈴的ASCII碼為07)。假設在數(shù)據段假設在數(shù)據段X_SEG、附加段、附加段Y_SEG和堆棧段和堆棧段Z_SEG中分別定義了字變量中分別定義了字變量X、Y和和Z，試編制一完整的程序計算，試編制一完整的程序計算 X+Y+Z，并將結果送，并將結果送X。微機原理及應用微機原理及應用微機原理及應用微機原理及應用3目錄5.1 存儲器分類存儲器分類5.2 多層存儲結構概念多層存儲結構概念5.3 主存儲器及存儲控制主存儲器及存儲控制5.4 存儲器接口設計存儲器接口設計5.5 現(xiàn)代內存芯片技術現(xiàn)代內存芯片技術微機原理及應用學習目標1、熟

2、練了解存儲器的類型類型2、了解微機多層存儲結構多層存儲結構的概念3、掌握主存儲器主存儲器相關基本知識4、掌握主存儲器接口設計主存儲器接口設計5、擴展了解現(xiàn)代內存芯片技術重點內容重點內容1、主存儲器設計微機原理及應用5目錄5.1 存儲器分類存儲器分類5.2 多層存儲結構概念多層存儲結構概念5.3 主存儲器及存儲控制主存儲器及存儲控制5.4 存儲器接口設計存儲器接口設計5.5 現(xiàn)代內存芯片技術現(xiàn)代內存芯片技術微機原理及應用5.1 5.1 存儲器分類存儲器分類微機原理及應用5.1.1 5.1.1 按構成存儲器的器件和存儲介質分類按構成存儲器的器件和存儲介質分類1.半導體材料 半導體存儲器；2.磁性材

3、料 磁帶存儲器、軟磁盤存儲器和硬磁盤存儲器等；3.光介質材料 CD-ROM、DVD等。微機原理及應用5.1.2 5.1.2 按存取方式分類按存取方式分類1.隨機存儲器RAM (Random Access Memory)2.只讀存儲器ROM（Read-Only Memory）3.串行訪問存儲器(Serial Access Storage)(讀寫存儲器)與地址無關順序存取直接存取如磁帶如磁帶如磁盤如磁盤與地址有關微機原理及應用5.1.3 5.1.3 按在計算機中的作用分類按在計算機中的作用分類1.主存儲器(內存)2.輔助存儲器(外存)3.高速緩沖存儲器微機原理及應用存儲器的分類及特點按按存存儲儲介

4、介質質分分類類半導體半導體存儲器存儲器磁介質存儲器磁介質存儲器光存儲器光存儲器掩膜掩膜ROM一次性可編程一次性可編程PROM紫外線可擦除紫外線可擦除EPROM電可擦除電可擦除E2PROM可編程只讀存儲器可編程只讀存儲器FLASH讀寫讀寫存儲器存儲器RAM只讀只讀存儲器存儲器ROM（按讀（按讀寫功能寫功能分類分類)雙極型：存取速度快，但集成度低，一般用于雙極型：存取速度快，但集成度低，一般用于 大型計算機或高速微機中；大型計算機或高速微機中；MOS型型（按器（按器件原理件原理分類）分類）Multi-SRAMNV-SRAMFIFOCache靜態(tài)靜態(tài)SRAM動態(tài)動態(tài)DRAM： 集成度高但存取速度較低

5、集成度高但存取速度較低 一般用于需要較大容量的場合。一般用于需要較大容量的場合。速度較快，集成速度較快，集成度較低，一般用度較低，一般用于對速度要求高、于對速度要求高、而容量不大的場而容量不大的場合合。(按存儲按存儲原理分原理分類類)信息制作在芯片中，不可更改允許一次編程在線擦除和編程快速擦寫,只按塊（Block）擦除多次擦除和編程微機原理及應用11目錄5.1 存儲器分類存儲器分類5.2 多層存儲結構概念多層存儲結構概念5.3 主存儲器及存儲控制主存儲器及存儲控制5.4 存儲器接口設計存儲器接口設計5.5 現(xiàn)代內存芯片技術現(xiàn)代內存芯片技術微機原理及應用5.2 5.2 多層存儲結構概念多層存儲結

6、構概念微機系統(tǒng)對存儲器的要求:1.問題的提出但同一個存儲器對這些性能不可兼得!容量大速度快成本低微機原理及應用5.2 5.2 多層存儲結構概念多層存儲結構概念2.解決的辦法寄存器內部存儲器磁盤存儲器磁帶存儲器光盤寄存器Cache 采用分級存儲器結構，通常將存儲器分為CPU寄存器、高速緩沖存儲器、主存儲器和外存存儲器四級。速度快速度快,容量小容量小容量大容量大,速度慢速度慢微機原理及應用1.Cache主存層次 解決存儲的大容量要求和低成本之間的矛盾。5.2 5.2 多層存儲結構概念多層存儲結構概念兩個層次:解決CPU與主存的速度上的差距；2.主存輔存層次主主存存Cache 外外存存CPUCach

7、e微機原理及應用15目錄5.1 存儲器分類存儲器分類5.2 多層存儲結構概念多層存儲結構概念5.3 主存儲器及存儲控制主存儲器及存儲控制5.4 主存儲器接口設計主存儲器接口設計5.5 現(xiàn)代內存芯片技術現(xiàn)代內存芯片技術微機原理及應用5.3.1 5.3.1 主存儲器主存儲器1.主存儲器的主要指標1).存儲容量 存儲器所能存儲二進制數(shù)碼的數(shù)量，即所含存儲單元的總數(shù)。2).存儲器的速度 用存取時間和存儲周期表示注意:存儲器的容量以字節(jié)為單位，而存儲芯片的容量以位為單位。存取時間:從啟動一次存儲器操作到完成該操作所需要的時間.存儲周期:連續(xù)啟動兩次獨立的存儲操作所需間隔的最小時間.尋址空間，由CPU的地

8、址線決定微機原理及應用1.主存儲器的主要指標3).可靠性 用平均故障間隔時間來衡量（MTBF, Mean Time Between Failures）4).功耗 功耗通常是指每個存儲元消耗功率的大小，單位為微瓦/位（W/位）或者毫瓦/位（mW/位）。 功耗不僅表示存儲器芯片的功耗，還確定了計算機系統(tǒng)中的散熱問題。5).價格 價格包含兩部分內容，單位存儲單元價格和存儲芯片所需外圍電路的價格。微機原理及應用5.3.2 5.3.2 主存儲器的基本組成主存儲器的基本組成 半導體存儲器具有速度快、功耗低、模塊化程度高、裝配密度大等優(yōu)點，在計算機系統(tǒng)中應用廣泛。 MOS型器件構成的RAM，分為靜態(tài)和動態(tài)R

9、AM兩種，靜態(tài)RAM通常有6管構成的觸發(fā)器作為基本存儲電路靜態(tài)存儲單元，動態(tài)RAM通常用單管組成基本存儲電路。以RAM的基本存儲電路和結構為主了解和介紹。1 1、基本存儲單元電路、基本存儲單元電路（擴展自學）微機原理及應用存儲一個二進制位。 Q1、Q2 組成一個觸發(fā)器 Q3、 Q4 作為負載電阻 Q5、 Q6 作為控制門 寫入時 由I/O線輸入: 若I/O=1，使Q2 導通，Q1 截止， A=1，B=0。 讀出時 A、B點信號由Q5、Q6送出到 I/O線上。若A=1，B=0，則I/O=1。六管靜態(tài)存儲電路六管靜態(tài)存儲電路（擴展自學）（擴展自學）微機原理及應用單管動態(tài)存儲電路（擴展自學）單管動態(tài)

10、存儲電路（擴展自學） 數(shù)據以電荷形式存于電容器上，三極管作為開關。 1）寫入時，行選擇線為 1 ，Q導通，C充電； 2）讀出時，行選擇線為 1 ，電容C上電荷通過Q送到數(shù)據線上，經放大，送出； 3）需刷新 微機原理及應用2 2、半導體存儲器芯片的結構、半導體存儲器芯片的結構地地址址寄寄存存地地址址譯譯碼碼存儲體存儲體控制電路控制電路AB數(shù)數(shù)據據寄寄存存讀讀寫寫電電路路DBOE WE CS 存儲體 存儲器芯片的主要部分，用來存儲信息 地址譯碼電路 根據輸入的地址編碼來選中芯片內某個特定的存儲單元 片選和讀寫控制邏輯 選中存儲芯片，控制讀寫操作微機原理及應用 一個基本存儲電路只能存儲一個二進制位。

11、將基本的存儲電路有規(guī)則地組織起來，就是存儲體。 存儲體存儲容量與地址、數(shù)據線數(shù)量有關： 芯片的存儲容量 存儲單元數(shù)存儲單元的位數(shù)2MN M：芯片的地址線根數(shù) N：芯片的數(shù)據線根數(shù) 將各個字的同一位組織在一個芯片中，如：8118 16K*1（DRAM）將各個字的 4位 組織在一個芯片中， 如：2114 1K*4 （SRAM） 將各個字的 8位 組織在一個芯片中， 如：6116 2K*8 （SRAM）。存儲體有不同的組織形式：微機原理及應用 單譯碼方式 雙譯碼方式譯譯碼碼器器A5A4A3A2A1A06301存儲單元存儲單元64個單元個單元單譯碼單譯碼行行譯譯碼碼A2A1A0710列譯碼列譯碼A3A

12、4A501764個單元個單元雙譯碼雙譯碼 地址譯碼電路微機原理及應用 片選信號用以實現(xiàn)芯片的選擇。對于一個芯片來講，只有當片選信號有效時，才能對其進行讀/寫操作。片選信號一般由地址譯碼器的輸出及一些控制信號來形成，而讀/寫控制電路則用來控制對芯片的讀/寫操作。 片選和讀寫控制邏輯微機原理及應用SRAM芯片2114 存儲容量為10244 18個引腳： 10根地址線A9A0 4根數(shù)據線I/O4I/O1 片選CS* 讀寫WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND0, 0WRCS1, 0R

13、WCSCS,寫入； ,讀出。=1，禁止。3 3、常用半導體存儲器芯片舉例、常用半導體存儲器芯片舉例微機原理及應用SRAM芯片芯片6264 存儲容量為8K8 28個引腳： 13根地址線A12A0 8根數(shù)據線D7D0 片選CS1*、CS2 讀寫WE*、OE*+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615微機原理及應用動態(tài)RAM典型芯片 動態(tài)Intel 4114 16K1的RAM，用7根復用地址線分兩批傳送14位地址。 動

14、態(tài)Intel 2164A 64K1的RAM，用8根復用地址線。分兩批傳送16位地址 NC DIN WE RAS A0 A2 A1 GND VCC CAS DOUT A6 A3 A4 A5 A7 1 16 2 15 3 14 4 13 5 12 6 11 7 10 8 9 微機原理及應用Intel 2716（2K 8）1.芯片特性 數(shù)據線:8條 地址線:11條 控制線:讀允許OE 片選控制:CE A7 A6 A5 A4 A3 A2 A1 A0 O1 O2 O3GNDUCCA8A9UPPOEA10CEO7O6O5O4O3123456789101112242322212019181716151413

15、2716引腳圖引腳圖輸出輸出允許允許片選片選只讀存儲器（只讀存儲器（EPROM）微機原理及應用存儲芯片型號 存儲容量 地址線數(shù)據線2101（1K1B）10241BA0A9D02114（1K4B）10244BA0A9D0D34118（1K8B） 10248B A0A9D0D76116（2K8B） 20488B A0A10D0D76232（4K8B）410248BA0A11 D0D76264（8K8B）810248BA0A12D0D761256（32K8B） 3210248B A0A14D0D72732（4K8B）410248BA0A11D0D7基本存儲器芯片模型微機原理及應用30目錄5.1 存儲

16、器分類存儲器分類5.2 多層存儲結構概念多層存儲結構概念5.3 主存儲器及存儲控制主存儲器及存儲控制5.4 存儲器接口設計存儲器接口設計5.5 現(xiàn)代內存芯片技術現(xiàn)代內存芯片技術微機原理及應用集中精神，重點與難點開始了！微機原理及應用AD15 AD0A19/S6 A16/S3+5V8086ALE8282STB系統(tǒng)總線信號系統(tǒng)總線信號A19 A16A15 A8A7 A0D15 D0IO/M*RD*WR*8282STB8282STB8286TOE*MN/MX*IO/M*RD*WR*DT/R*DEN*OE*OE*OE*回顧回顧:最小模式的總線形成最小模式的總線形成BHE*微機原理及應用5.4 5.4

17、存儲器接口設計存儲器接口設計一、存儲器設計應考慮的幾個問題1.存儲芯片的選用4.片選控制 2.存儲器與CPU的連接3.地址的分配微機原理及應用q存儲芯片的選用：存儲器芯片類型選擇 存儲器芯片容量選擇 存儲器芯片速度選擇 存儲器芯片功耗選擇 微機原理及應用q存儲器與CPU的連接數(shù)據線、地址線、控制線的連接 是否需要數(shù)據緩沖器 片內地址 存儲器的讀寫控制 RD、WE;總線的負載能力 存儲器芯片與CPU的時序匹配 微機原理及應用二、片選控制方法 存儲芯片存儲芯片存儲模塊存儲模塊存儲體存儲體 進行進行位擴展位擴展 以實現(xiàn)按字節(jié)編以實現(xiàn)按字節(jié)編址的結構址的結構 進行進行字擴展字擴展 以滿足總容量以滿足總

18、容量的要求的要求存儲體、地址譯碼、存儲體、地址譯碼、數(shù)據緩沖和讀寫控制數(shù)據緩沖和讀寫控制 位擴展：因每個字的位數(shù)不夠而擴展數(shù)據輸出線的數(shù)目數(shù)據輸出線的數(shù)目；字擴展：因總的字數(shù)不夠而擴展地址輸入線的數(shù)目地址輸入線的數(shù)目，所以也稱為地址擴展；微機原理及應用存儲芯片的位擴展位擴展：64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/OD0D7用用64K1bit的芯片擴展實現(xiàn)的芯片擴展實現(xiàn)64KB存儲器存儲器 進行進行位擴展位擴展時，模塊中所有芯片的時，模塊中所有芯片的地址線和控制線互連地址線和控制線互連形成形成整個模塊的地址線

19、和控制線，而各芯片的整個模塊的地址線和控制線，而各芯片的數(shù)據線并列（位線擴展）數(shù)據線并列（位線擴展）形成整個模塊的數(shù)據線（形成整個模塊的數(shù)據線（8bit寬度）。寬度）。 A0 A15R/WCS等效為等效為64K*8A0 A15D0 D7R/WCS1. 1. 存儲器容量的擴展存儲器容量的擴展微機原理及應用存儲芯片的字擴展字擴展：用用8K8bit的芯片擴展實現(xiàn)的芯片擴展實現(xiàn)64KB存儲器存儲器D0 D764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D07CS1 CS1 8K*8D07CS 3-8譯譯碼碼器器Y0Y1Y7A13 A14 A1

20、5 進行字擴展時，模塊中所有芯片的進行字擴展時，模塊中所有芯片的地址線、控制線和數(shù)據地址線、控制線和數(shù)據線互連線互連形成整個模塊的形成整個模塊的低位地址線低位地址線、控制線控制線和和數(shù)據線數(shù)據線 ， CPU的的高位地址線高位地址線（擴展的字線）被用來譯碼以形成對各個芯片的選擇（擴展的字線）被用來譯碼以形成對各個芯片的選擇線線 片選線片選線 。 A0 A12R/W64K*8A0 A15D0 D7R/WCS等效為等效為微機原理及應用2. 存儲器模塊設計q確定芯片型號及數(shù)量根據容量、速度、價格、功耗等要求，確定芯片的具體型號和數(shù)量。如考慮選用SRAM還是DRAM等。思考：思考：若要求若要求擴展擴展6

21、4K容量的內存，以下幾種選容量的內存，以下幾種選擇哪種最優(yōu)？擇哪種最優(yōu)？ 64K 1的芯片數(shù)量的芯片數(shù)量N=(64K 8)/(64K 1)=1 8片片; 8K 8的芯片數(shù)量的芯片數(shù)量N=(64K 8)/(8K 8)=8 1片；片； 16K 4的芯片數(shù)量的芯片數(shù)量N=(64K 8)/(16K 4)=4 2片；片；芯片的芯片的種類和數(shù)量種類和數(shù)量應越少越好；在芯片數(shù)量相同的情況下應考應越少越好；在芯片數(shù)量相同的情況下應考慮總線的慮總線的負載能力負載能力和系統(tǒng)連接的和系統(tǒng)連接的復雜性復雜性。從總線負載和系統(tǒng)連接來看，第二種選擇最好。從總線負載和系統(tǒng)連接來看，第二種選擇最好。需位擴展需位擴展需字擴展需

22、字擴展需字位擴展需字位擴展微機原理及應用q內存地址空間的分配 在PC機中，大部分存儲區(qū)域已被系統(tǒng)使用或被系統(tǒng)保留，用戶擴展存儲器可選擇的地址范圍有限。當然，實際設計時，還需要考慮系統(tǒng)的具體配置等。 用戶擴展存儲器地址空間的范圍決定了存儲芯片的片選信號的實現(xiàn)方式。微機原理及應用q存儲芯片的互連方式另外，如果系統(tǒng)中數(shù)據總線的寬度大于另外，如果系統(tǒng)中數(shù)據總線的寬度大于8bit，如，如8086微處理器系統(tǒng)，為了能同時進行微處理器系統(tǒng)，為了能同時進行8位和位和16位操作，位操作，還應該設計還應該設計高位庫和低位庫高位庫和低位庫。 即根據選定存儲芯片的特點確定其即根據選定存儲芯片的特點確定其字位擴展方式字

23、位擴展方式：通常各存儲芯片上的通常各存儲芯片上的地址線及讀寫控制線均互連地址線及讀寫控制線均互連，而，而數(shù)據線和片選線數(shù)據線和片選線的連接方式需根據具體情況確定。的連接方式需根據具體情況確定。微機原理及應用q存儲器片選譯碼電路地址總線的地址總線的低位地址線低位地址線直接與各存儲芯片的地址線連接。所直接與各存儲芯片的地址線連接。所需需低位地址線的數(shù)目低位地址線的數(shù)目N與存儲芯片容量與存儲芯片容量L的關系：的關系：L2N。片選信號可以采用片選信號可以采用線譯碼、部分譯碼和全譯碼線譯碼、部分譯碼和全譯碼等三種方式（或等三種方式（或三種方式的組合）來實現(xiàn)。三種方式的組合）來實現(xiàn)。 線譯碼線譯碼 部分譯

24、碼部分譯碼 全譯碼全譯碼每組芯片使用一根地址線作片選；每組芯片使用一根地址線作片選；只有部分高位地址線參與譯碼形成片選信號；只有部分高位地址線參與譯碼形成片選信號；全部高位地址線都參與譯碼形成片選信號；全部高位地址線都參與譯碼形成片選信號；地址總線余下的地址總線余下的高位地址線高位地址線經譯碼后，做各存儲芯片的經譯碼后，做各存儲芯片的片選片選。通常通常M/IO信號也參與片選譯碼信號也參與片選譯碼微機原理及應用 設某系統(tǒng)地址總線寬度為20bit，數(shù)據總線寬度為8bit。現(xiàn)采用8K8K 8 8芯片實現(xiàn)芯片實現(xiàn)32KB32KB擴展存儲器，要求其地址從0C0000H 開始，試畫出該擴展存儲器與系統(tǒng)三總

25、線的連接方式。擴展存儲器共需要擴展存儲器共需要8K 8的的存儲芯片數(shù)量存儲芯片數(shù)量N(32K 8)/ (8K 8)=4 1片片數(shù)據線：不要位擴展，芯片數(shù)據線互連后與系統(tǒng)數(shù)據線連接讀寫控制線：所有芯片的讀/寫線分別互連后與系統(tǒng)相連低位地址線：8K容量的存儲芯片需要13根地址線進行字選，所有芯片地址線互連后與系統(tǒng)的低13位地址線（A0-A12）連接；高位地址線：剩余的7根系統(tǒng)地址線（A13-A19）可用于產生所需的4根片選線；例:微機原理及應用（1）8KBCS（2）8KBCS（3）8KBCS（3）8KBCS1111A13A14A16A15A0A12線選結構示意圖線選結構示意圖線選法 當存儲器容量不

26、大，所使用的存儲芯片數(shù)量不多，而當存儲器容量不大，所使用的存儲芯片數(shù)量不多，而CPUCPU尋址尋址空間遠遠大于存儲器容量時，可用高位地址線直接作為存儲芯空間遠遠大于存儲器容量時，可用高位地址線直接作為存儲芯片的片選信號，片的片選信號，每一根地址線選通一塊芯片，這種方法稱為每一根地址線選通一塊芯片，這種方法稱為線線選法選法。微機原理及應用全譯碼法 用全部的高位地址進行譯碼產生片選信號。 2-4譯碼器譯碼器A13A19Y3（1）8KBCS（2）8KBCS（3）8KBCS（3）8KBCS1111A0A12全譯碼結構示意圖全譯碼結構示意圖Y2Y1Y0微機原理及應用部分譯碼法用高位地址中的一部分地址進行

27、譯碼產生片選信號。 2-4譯碼器譯碼器A13A14Y3（1）8KBCS（2）8KBCS（3）8KBCS（3）8KBCS1111A0A12部分譯碼結構示意圖部分譯碼結構示意圖Y2Y1Y0微機原理及應用4 4個片選信號必須使用個片選信號必須使用4 4根地址線，電路結構簡單，缺點是：根地址線，電路結構簡單，缺點是：u 系統(tǒng)必須保證系統(tǒng)必須保證A A1616-A-A1313不能同時為有效低電平；不能同時為有效低電平；u 同部分譯碼法一樣，因為最高段地址信號（同部分譯碼法一樣，因為最高段地址信號（ A A1919- A- A15 15 ） 不參與譯碼，也存在地址重疊問題；不參與譯碼，也存在地址重疊問題；

28、A13 A16A14 A15R/WD0 D7A0 A128K*8D078K*8D078K*8D07CS1 8K*8D07線選法線選法微機原理及應用芯片A19 A15 A14A13A12 A0地址空間（順序方式）000000000000000 1111111111111011011與全譯碼方式的唯一區(qū)別是：系統(tǒng)最高段地址信號（與全譯碼方式的唯一區(qū)別是：系統(tǒng)最高段地址信號（ A A1919-A-A1515 ）不）不參與片選譯碼，即這幾位地址信號可以為任何值。參與片選譯碼，即這幾位地址信號可以為任何值。共占用共占用25組地組地址址00000110001111111000110001100000000

29、H01FFFHC0000HC1FFFHF8000HF9FFFH造成造成地址地址空間空間的重的重疊疊C2000HC3FFFHC4000HC5FFFHC6000HC7FFFH微機原理及應用芯 片A19 A15 A14A13A12A0地址空間（順序方式）C0000HC1FFFHC2000HC3FFFHC4000HC5FFFHC6000HC7FFFH全譯碼方式下，系統(tǒng)的全譯碼方式下，系統(tǒng)的每一條地址線都應該參與譯碼每一條地址線都應該參與譯碼。設該擴展存設該擴展存儲器占用儲器占用0C0000H開始開始的一段連續(xù)地址空間，則可用下表表示系統(tǒng)的一段連續(xù)地址空間，則可用下表表示系統(tǒng)地址信號與各芯片所占地址空間

30、的關系：地址信號與各芯片所占地址空間的關系：000000000000011111111111111100000110000111000101100011從該表中可以看出：從該表中可以看出：低位地址線低位地址線A12A0應直接接在存儲芯片上，尋址片內應直接接在存儲芯片上，尋址片內8K單元；單元；次高位地址線次高位地址線A14A13譯碼后產生片選信號區(qū)分譯碼后產生片選信號區(qū)分4個存儲芯片；個存儲芯片；最高位地址線最高位地址線A19A15及控制信號及控制信號M/(/IO)可用作片選信號有效的可用作片選信號有效的使能控制。使能控制。微機原理及應用符合要求的全譯碼電路用用門電路門電路完成片選譯完成片選譯

31、碼，電路結構看起來比碼，電路結構看起來比較復雜。較復雜。D0 D7A0 A128K*8D078K*8D078K*8D07CS1 8K*8D07A19 A18 A17A16 A13 A14 A15 M/IOR/W微機原理及應用用譯碼器代替門電路用譯碼器代替門電路完成片選譯碼，電路工完成片選譯碼，電路工作穩(wěn)定，結構簡練。作穩(wěn)定，結構簡練。24譯碼器譯碼器CSR/WD0 D7A0 A12A19 A18 A17A16 A13 A14 A15 M/IO8K*8D078K*8D078K*8D07CS1 8K*8D07符合要求的全譯碼電路微機原理及應用q存儲器片選譯碼電路小結 線譯碼線譯碼 部分譯碼部分譯碼

32、 全譯碼全譯碼每組芯片使用一根地址線作片選；每組芯片使用一根地址線作片選；只有部分高位地址線參與譯碼形成片選信號；只有部分高位地址線參與譯碼形成片選信號；全部高位地址線都參與譯碼形成片選信號；全部高位地址線都參與譯碼形成片選信號；地址信號不完全確地址信號不完全確定，所以存在地址定，所以存在地址重疊問題，浪費尋重疊問題，浪費尋址空間，并可能導址空間，并可能導致誤操作；致誤操作；微機原理及應用三、內存儲器系統(tǒng)設計總結 q數(shù)據總線的連接數(shù)據總線的連接 CPU數(shù)據總線寬度和存儲器芯片中存儲單元的位數(shù)進行考慮 q地址總線的連接地址總線的連接 片內地址線、片選線q控制總線的連接控制總線的連接 讀寫控制與時

33、序 微機原理及應用 74LS138經常用來作為存儲器片選的譯碼電路。 A B C G2A G2B G1 Y7 GND VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 1 16 2 15 3 14 4 13 5 12 6 11 7 10 8 9 四、典型存儲器地址譯碼器介紹四、典型存儲器地址譯碼器介紹0Y0Y2Y3Y4Y5Y0Y7YCA2GB2GBA1G微機原理及應用表 74LS138的真值G2A G2B G1C B AY7Y0有效輸出0 0 10 0 01 1 1 1 1 1 1 0Y00 0 10 0 11 1 1 1 1 1 0 1Y10 0 10 1 01 1 1 1 1 0 1 1Y

34、20 0 10 1 11 1 1 1 0 1 1 1Y30 0 11 0 01 1 1 0 1 1 1 1Y40 0 11 0 11 1 0 1 1 1 1 1Y50 0 11 1 01 0 1 1 1 1 1 1Y60 0 11 1 10 1 1 1 1 1 1 1Y7其他值 1 1 1 1 1 1 1 1無效微機原理及應用 例例1 1： 某微機系統(tǒng)地址總線為16位，實際存儲器容量為16KB，ROM區(qū)和RAM區(qū)各占8KB。其中,ROM采用2KB的EPROM,RAM采用1KB的RAM,試設計譯碼電路。 該系統(tǒng)的尋址空間最大為64KB，假定實際存儲器占用最低16KB的存儲空間，即地址為0000H3FFFH。其中0000H1FFFH為EPROM區(qū)，2000H3FFFH為RAM區(qū)。設計的一般步驟:微機原理及應用2KB2KB2KB2KB1KB1KB1K