1、EDAEDA技術技術實用教程實用教程6.1 1位全加器設計向導位全加器設計向導6.1.1 基本設計步驟基本設計步驟步驟步驟1：為本項工程設計建立文件夾：為本項工程設計建立文件夾注意：注意：文件夾名不能用中文，且不可帶空格。文件夾名不能用中文，且不可帶空格。為設計全加器新建一個文件夾作工作庫文件夾名取為My_prjct注意，不可用中文！步驟步驟2：輸入設計項目和存盤：輸入設計項目和存盤圖圖4-1 進入進入MAX+plusII，建立一個新的設計文件建立一個新的設計文件使用原理圖輸入方法設計，必須選擇打開原理圖編輯器新建一個設計文件圖圖6-2 元件輸入對話框元件輸入對話框首先在這里用鼠標右鍵產生此窗

2、，并選擇“Enter Symbol”輸入一個元件然后用鼠標雙擊這基本硬件庫這是基本硬件庫中的各種邏輯元件也可在這里輸入元件名，如2輸入與門AND2，輸出引腳：OUTPUT圖圖6-3 將所需元件全部調入原理圖編輯窗將所需元件全部調入原理圖編輯窗連接好的原理圖連接好的原理圖輸出引腳：OUTPUT輸入引腳：INPUT將他們連接成半加器圖圖6-4 連接好原理圖并存盤連接好原理圖并存盤首先點擊這里文件名取為：h_adder.gdf注意，要存在自己建立的文件夾中步驟步驟3：將設計項目設置成工程文件：將設計項目設置成工程文件(PROJECT)圖圖6-5 將當前設計文件設置成工程文件將當前設計文件設置成工程文

3、件首先點擊這里然后選擇此項，將當前的原理圖設計文件設置成工程最后注意此路徑指向的改變注意，此路徑指向當前的工程！步驟步驟4：選擇目標器件并編譯：選擇目標器件并編譯 圖6-6 選擇最后實現本項設計的目標器件選擇最后實現本項設計的目標器件首先選擇這里器件系列選擇窗，選擇ACEX1K系列根據實驗板上的目標器件型號選擇，如選EP1K30注意，首先消去這里的勾，以便使所有速度級別的器件都能顯示出來圖圖6-7 對工程文件進行編譯、綜合和適配等操作對工程文件進行編譯、綜合和適配等操作選擇編譯器編譯窗消去消去Quartus適配操作適配操作選擇此項消去這里的勾完成編譯！完成編譯！步驟步驟5：時序仿真：時序仿真(

4、1) 建立波形文件。建立波形文件。首先選擇此項，為仿真測試新建一個文件選擇波形編輯器文件(2) 輸入信號節點。輸入信號節點。圖圖6-8 從從SNF文件中輸入設計文件的信號節點文件中輸入設計文件的信號節點從從SNF文件中文件中輸入設計文件輸入設計文件的信號節點的信號節點點擊點擊“LIST”SNF文件中文件中的信號節點的信號節點圖圖6-9 列出并選擇需要觀察的信號節點列出并選擇需要觀察的信號節點用此鍵選擇左窗用此鍵選擇左窗中需要的信號中需要的信號進入右窗進入右窗最后點擊最后點擊“OK”圖圖4-9 列出并選擇需要觀察的信號節點列出并選擇需要觀察的信號節點(3) 設置波形參量。設置波形參量。圖圖6-1

5、0 在在Options菜單中消去網格對齊菜單中消去網格對齊Snap to Grid的選擇的選擇(消去對勾消去對勾) 消去這里的勾，消去這里的勾，以便方便設置以便方便設置輸入電平輸入電平(4) 設定仿真時間。設定仿真時間。圖圖6-11 設定仿真時間設定仿真時間選擇選擇END TIME調整仿真時間調整仿真時間區域。區域。選擇選擇60微秒微秒比較合適比較合適(5) 加上輸入信號。加上輸入信號。圖圖6-12 為輸入信號設定必要的測試電平或數據為輸入信號設定必要的測試電平或數據(6) 波形文件存盤。波形文件存盤。圖圖6-13 保存仿真波形文件保存仿真波形文件用此鍵改變仿真用此鍵改變仿真區域坐標到合適區域

6、坐標到合適位置。位置。點擊點擊1，使拖黑，使拖黑的電平為高電平的電平為高電平(7) 運行仿真器。運行仿真器。圖圖6-14 運行仿真器運行仿真器選擇仿真器選擇仿真器運行仿真器運行仿真器(8) 觀察分析半加器仿真波形觀察分析半加器仿真波形。圖圖6-15 半加器半加器h_adder.gdf的仿真波形的仿真波形(9) 為了精確測量半加器輸入與輸出波形間的延時量，可打開時序分析器為了精確測量半加器輸入與輸出波形間的延時量，可打開時序分析器.圖圖6-16 打開延時時序分析窗打開延時時序分析窗選擇時序分析器選擇時序分析器輸入輸出輸入輸出時間延遲時間延遲(10) 包裝元件入庫。包裝元件入庫。 選擇菜單選擇菜單

7、“FileFile”“OpenOpen”，在在“OpenOpen”對話框中選擇原理對話框中選擇原理圖編輯文件選項圖編輯文件選項“Graphic Editor FilesGraphic Editor Files”，然后選擇然后選擇h_adder.gdfh_adder.gdf，重新打開半加器設計文件，然后選擇如圖重新打開半加器設計文件，然后選擇如圖4-54-5中中“FileFile”菜單的菜單的“Create Default SymbolCreate Default Symbol”項，將當前文項，將當前文件變成了一個包裝好的單一元件件變成了一個包裝好的單一元件( (Symbol)Symbol)，并

8、被放置在工程并被放置在工程路徑指定的目錄中以備后用。路徑指定的目錄中以備后用。步驟步驟6：引腳鎖定：引腳鎖定可選擇鍵可選擇鍵8作為半作為半加器的輸入加器的輸入“a”選擇實驗電路結構圖選擇實驗電路結構圖6選擇鍵選擇鍵8作為半加作為半加器的輸入器的輸入“b”可選擇發光管可選擇發光管8作為半加器的作為半加器的進位輸出進位輸出“co”可選擇發光管可選擇發光管8作為半加器的作為半加器的和輸出和輸出“so”選擇實驗板上選擇實驗板上插有的目標器件插有的目標器件目目標標器器件件引引腳腳名名和和引引腳腳號號對對照照表表鍵鍵8的引腳名的引腳名鍵鍵8的引腳名的引腳名對應的引腳號對應的引腳號 引腳對應情況引腳對應情況

9、實驗板位置實驗板位置 半加器信號半加器信號 通用目標器件引腳名通用目標器件引腳名 目標器件目標器件EP1K30TC144引腳號引腳號 1、鍵、鍵8： a PIO13 272、鍵、鍵7 b PIO12 263、發光管、發光管8 co PIO23 394、發光管、發光管7 so PIO22 38步驟步驟6：引腳鎖定：引腳鎖定選擇引腳選擇引腳鎖定選項鎖定選項引腳窗引腳窗此處輸入此處輸入信號名信號名此處輸入此處輸入引腳名引腳名按鍵按鍵“ADD”即可即可注意引腳屬性注意引腳屬性錯誤引腳名將錯誤引腳名將無正確屬性！無正確屬性！再編譯一次，再編譯一次，將引腳信息將引腳信息進去進去選擇編程器，選擇編程器，準備

10、將設計準備將設計好的半加器好的半加器文件下載到目文件下載到目器件中去器件中去編程窗編程窗步驟步驟7：編程下載：編程下載(1) 下載方式設定。下載方式設定。圖圖6-18 設置編程下載方式設置編程下載方式 在編程窗打開在編程窗打開的情況下選擇的情況下選擇下載方式設置下載方式設置選擇此項下選擇此項下載方式載方式步驟步驟7：編程下載：編程下載(1) 下載方式設定。下載方式設定。圖圖4-18 設置編程下載方式設置編程下載方式 (2) 下載。下載。圖圖6-19 向向EF1K30下載配置文件下載配置文件下載（配置）下載（配置）成功！成功！若鍵若鍵8、7為高電平為高電平進位進位“co”為為1和和“so”為為0

11、選擇電路選擇電路模式為模式為“6”模式選擇鍵模式選擇鍵步驟步驟8：設計頂層文件：設計頂層文件(1) 仿照前面的仿照前面的“步驟步驟2”，打開一個新的原理圖編輯窗口，打開一個新的原理圖編輯窗口圖圖6-20 在頂層編輯窗中調出已設計好的半加器元件在頂層編輯窗中調出已設計好的半加器元件(2) 完成全加器原理圖設計完成全加器原理圖設計，并以文件名并以文件名f_adder.gdf存在同一目錄中存在同一目錄中。(3) 將當前文件設置成將當前文件設置成Project，并選擇目標器件為并選擇目標器件為EPF10K10LC84-4。(4) 編譯此頂層文件編譯此頂層文件f_adder.gdf，然后建立波形仿真文件

12、。然后建立波形仿真文件。圖圖6-21 在頂層編輯窗中設計好全加器在頂層編輯窗中設計好全加器(5) 對應對應f_adder.gdf的波形仿真文件，參考圖中輸入信號的波形仿真文件，參考圖中輸入信號cin、bin和和ain輸輸入信號電平的設置，啟動仿真器入信號電平的設置，啟動仿真器Simulator，觀察輸出波形的情況。觀察輸出波形的情況。(6) 鎖定引腳、編譯并編程下載，硬件實測此全加器的邏輯功能。鎖定引腳、編譯并編程下載，硬件實測此全加器的邏輯功能。圖圖6-22 1位全加器的時序仿真波形位全加器的時序仿真波形6.1.2 設計流程歸納設計流程歸納圖圖6-23 MAX+plusII一般設計流程一般設

13、計流程6.2 2位十進制數字頻率計設計位十進制數字頻率計設計6.2.1 設計有時鐘使能的兩位十進制計數器設計有時鐘使能的兩位十進制計數器(1) (1) 設計電路原理圖。設計電路原理圖。圖圖6-24 用用74390設計一個有時鐘使能的兩位十進制計數器設計一個有時鐘使能的兩位十進制計數器(2) 計數器電路實現計數器電路實現圖圖6-25 調出元件調出元件74390 圖圖6-26 從從Help中了解中了解74390的詳細功能的詳細功能(3) 波形仿真波形仿真圖圖6-27 兩位十進制計數器工作波形兩位十進制計數器工作波形6.2.2 頻率計主結構電路設計頻率計主結構電路設計圖圖6-28 兩位十進制頻率計頂層設計原理圖文件兩位十進制頻率計頂層設計原理圖文件圖圖6