1、模可變計數器設計(一 ) 實驗目的1、 進一步熟悉實驗裝置和 Quartus軟件的使用；2、 進一步熟悉和掌握 EDA 設計流程；3、 學習簡單組合、時序電路的EDA 設計；4、 學習計數器中二進制碼到BCD 碼的轉換技巧；5、 學習實驗裝置上數碼管的輸出方法。(二 ) 設計要求完成設計、仿真、調試、下載、硬件測試等環節，在器功能，具體要求如下：EDA實驗裝置上實現模可變計數1、 設置一個按鍵控制改變模值，按鍵按下時模為10-99 之間（具體數值自行確定）的數，沒按下時模為100-199 之間（具體數值自行確定）的數；2、 計數結果用三位數碼管十進制顯示。(三 ) 主要儀器設備3、 微機1 臺

2、4、 QuartusII 集成開發軟件1 套5、 EDA 實驗裝置1 套(四 ) 實驗步驟主要有三個模塊1：一個模20 和模 119 的計數器2：數碼管的顯示3： BCD 的調整源程序：module count (clk,m,en,rst,a,sel,SG,d);input clk,m,en,rst;output 7:0 SG;output 2:0 sel;output a;(* synthesis, keep *) regclk1;(* synthesis, keep *) wire3:0 gw,sw,bw;/*(* synthesis, keep *) */reg3:0a;reg 11:0

3、 q;reg 11:0 model;reg 7:0 cnt,SG;reg2:0 sel;reg 0:0d;output 0:0d;always (posedge clk)begin cnt=cnt+1;if (cnt=200) begin clk1=1b1;cnt=0;endelseclk1=1b0;/200 分頻， CLK 為數碼管掃描頻率，if (sel2) sel=sel+1;elsesel=0; end/sel 為數碼管選擇always (sel)begincase (sel)CLK1為計數頻率0: a=bw; /0 數碼管為百位1: a=sw; /1 數碼管為十位2: a=gw; /

4、2 數碼管為個位default: a=0;endcasecase (a)0:SG=8b00111111; 1:SG=8b00000110;2:SG=8b01011011; 3:SG=8b01001111;4:SG=8b01100110; 5:SG=8b01101101;6:SG=8b01111101; 7:SG=8b00000111;8:SG=8b01111111; 9:SG=8b01101111; /8 段譯碼值default: SG=8b11111111;endcaseendalways (m)if (m)model=12b000000100000;/ 模值 20else model=12

5、b000100011001;/ 模值 119assign gw=q3:0;assign sw=q7:4;assign bw=q11:8;always (posedge clk1,negedge rst)beginif (!rst) q=0;else if (en)beginif (qmodel)beginif (gw=9) begin q=q+7; if (sw=9) q=q+96; end/BCD調整else q=q+1;endelseq=0;endendalways (q)if(qmodel)d=0;elsed=1;endmodule波形仿真：Clk1 是計數頻率，每來一個clk1 信號

6、q 計數一次如圖所示：rst=1有效時開始計數clk為掃描頻率sel=0 時數碼管顯示百位a=0sel=1 時數碼管顯示十位a=1sel=2 時數碼管顯示個位a=3m=1模 20 計數器m=0 模 119 計數器管腳分配：SG0SG1SG2SG3SG4SG5SG6SG7clkenPIN_F13PIN_F14PIN_F15PIN_E15PIN_F16PIN_F17PIN_E18PIN_F18PIN_C13PIN_H8m PIN_J9rstPIN_C5sel0PIN_G18sel1PIN_G17sel2d0PIN_G16PIN_G13(五 ) 實驗心得本實驗主要是三大模塊的編寫，第一次的實驗在老師

7、給的參考代碼下進行的，不過錯誤依然很多，主要有幾個重點藥掌握，一是首先要編寫出能夠計數的模塊，用m 來控制模值的變化 m=1 時模值為20 m=0 時模值為119；二是計數模塊都是二進制計數的，而要在數碼管上顯示計數的話就必須進行BCD 調整，并且 q 是一個是十二位的寄存器，通過把 gw=q3:0;sw=q7:4; bw=q11:8賦值的方法；一個個的顯示在數碼管上，由于clk的頻率比較快，所以可以看到三位數碼管顯示的值，我覺得管腳分配也是比較關鍵的！一開始我就把個位和百位顯示的值搞反了序列信號發生和檢測器設計(一 ) 實驗目的1 、 進一步熟悉EDA 實驗裝置和Quartus軟件的使用方法

8、；2 、 學習有限狀態機法進行數字系統設計；3 、 學習使用原理圖輸入法進行設計。(二 ) 設計要求完成設計、仿真、調試、下載、硬件測試等環節，在EDA 實驗裝置上實現一個串行序列信號發生器和一個序列信號檢測器的功能，具體要求如下：1、 先用設計序列信號發生器，其最后6BIT 數據用 LED 顯示出來；2、 再設計一個序列信號檢測器，檢測上述序列信號，若檢測到串行序列“11101”則輸出為“ 1”，否則輸出為“0”；(三 ) 主要儀器設備1、 微機1 臺2、 QuartusII 集成開發軟件1 套3、 EDA 實驗裝置1 套(四 ) 實驗步驟主要兩部分1：序列信號發生器設置 q0=q15;Q=

9、q15;q15:1=q14:0 ;通過循環移位串行輸出2：序列信號檢測器狀轉移態圖一共有六個狀態分別為S = 5d00000,A = 5d00001,B = 5d00011,C = 5d00110,D = 5d01101,E = 5d11010;源程序： module xulie(clk,rst,z,Q,led);input clk,rst;output Q,z;output 4:0 led;reg 4:0 led;reg 4:0 state;reg Q,z;reg 4:0 a;reg 15:0 q;parameterS = 5d00000,A = 5d00001,B = 5d00011,C

10、= 5d00110,D = 5d01101,E = 5d11010;always (posedge clk)beginif(rst=0) beginendelsebeginq0=q15;Q=q15;q15:1=q14:0 ;endendalways (posedge clk)beginif(state=D & Q=1)begin z=1;led=5b11101;endelse begin z=0;led=5b00000;endendalways (posedge clk or negedge rst)if(!rst)beginstate=S;endelsecasex(state)S: if(Q

11、=1)state=A;elsestate=S;A: if (Q=1) state=B;elsestate= S;B: if (Q=1) state=C;elsestate=S;C: if(Q=0)state=D;elsestate=C;D: if(Q=1)state=E;elsestate=S;E: if(Q=0)state=S;elsestate=A;default:state=S;endcaseendmodule波形仿真當 rst=1 是序列信號發生器循環發出當檢測到 11101 是 z=1 輸出高電平，并且同時使11101 序列顯示在五個led 燈上(五 ) 實驗心得做實驗之前準備了很多