1、精選文檔數字電路與邏輯設計實驗報告實驗七 計數器的設計姓名：黃文軒學號：17310031班級：光電一班一、 實驗目的熟悉J-K觸發器的邏輯功能，掌握J-K觸發器構成異步計數器和同步計數器。二、 實驗器件1.數字電路實驗箱、數字萬用表、示波器。2.虛擬器件: 74LS73， 74LS00, 74LS08, 74LS20三、 實驗預習1. 復習時序邏輯電路設計方法 根據設計要求獲得真值表 畫出卡諾圖或使用其他方式確定狀態轉換的規律 求出各觸發器的驅動方程 根據已有方程畫出電路圖。2. 按實驗內容設計邏輯電路畫出邏輯圖、16進制異步計數器的設計異步計數器的設計思路是將上一級觸發器的Q輸出作為下一級觸

2、發器的時鐘信號，置所有觸發器的J-K為1，這樣每次到達時鐘下降沿都發生一次計數，每次前一級觸發器從1變化到0都使得后一級觸發器反轉，即引發進位操作。畫出由J-K觸發器組成的異步計數器電路如下圖所示：使用Multisim仿真驗證電路正確性，仿真圖中波形從上到下依次是從低位到高位觸發器的輸出，以及時鐘信號。：可以看出電路正常執行16進制計數器的功能。、16進制同步計數器的設計較異步計數器而言，同步計數器要求電路的每一位信號的變化都發生在相同的時間點。因此同步計數器各觸發器的時鐘脈沖必須是同一個時鐘信號，這樣進位信息就要放置在J-K輸入端，我們可以把J-K端口接在一起，當時鐘下降沿到來時，如果滿足進

3、位條件(前幾位觸發器輸出都為1)則使JK為1，發生反轉實現進位。畫出由J-K觸發器和門電路組成的同步計數器電路如下圖所示使用Multisim仿真驗證電路正確性，仿真圖中波形從上到下依次是從低位到高位觸發器的輸出，計數器進位輸出，以及時鐘信號。：可以看出電路正常執行16進制計數器的功能，且每到15就輸出進位信號，我們可以判斷電路正確。、使用JK觸發器模仿74LS194功能，實現可以左移和右移的寄存器。使用觸發器和門電路實現74LS194的功能，可以由以下電路圖得到：(圖中JK觸發器與反相器共同構建D觸發器)由于實驗箱器件數目的限制，我們只能實現有左移和右移功能的寄存器。考慮移位時，每到時鐘脈沖邊

4、沿，每個D觸發器可以送出自己現有的存儲信息，并接受一個來自J輸入端的信號。我們只需把一定邏輯運算后的信號按需求接至每個D 觸發器的輸入端，比如對于雙向移位寄存器，我們有：D0 = S*DIR+*Q1; D1 = S*Q0+*Q2;D2 = S*Q1+*Q3; D3 = S*Q2+*DIL;畫出電路圖如下圖所示使用S = 1的右移功能，DIR 為1KHZ時鐘脈沖時，仿真波形如下圖所示：左移時，波形如下圖所示：可以看出電路實現了雙向移位寄存器的功能，可以判斷電路設計正確。 設計計數范圍為0112的特殊計數器，使用JK觸發器和門電路實現對該電路我有兩種設計方案使用JK觸發器的CLR清零端，在從12(

5、1100)躍變到01(0001)的過程中，我們只需要讀取一個達成躍變的條件信號，并以此為標準置零JK3、JK2、JK1三個觸發器，就能讓輸出信號在0001和1100間循環。容易看出這個條件信號為1101，我們使用一個與非門把Q3、Q2、Q0做與非運算，并將其接在前三個觸發器的清零端即可。畫出電路圖如下圖所示使用Multisim仿真驗證電路正確性，圖中從上到下依次是Q0、Q1、Q2、Q3和時鐘信號。按照標準的時序邏輯電路設計過程，得到各觸發器的驅動方程并以此設計電路。對本電路，我們很容易得到J0 = K0 = 1，J1 = K1 = Q0，J2 = K2 = (Q1 and Q0) or (Q3

6、 and Q2)， J3 = K3 = (Q2 and Q1 and Q0) or (Q3 and Q2). 根據上式使用門電路畫出電路圖如下：使用Multisim仿真驗證電路正確性，圖中從上到下依次是Q0、Q1、Q2、Q3和時鐘信號。四、 實驗內容1、 實驗目的 用JK觸發器設計一個16進制異步計數器，用邏輯分析儀觀察CP和各輸出的波形。 用JK觸發器設計一個16進制同步計數器,用邏輯分析儀觀察CP和各輸出的波形。 用J-K觸發器和門電路設計一個具有置零，保持，左移，右移，并行送數功能(詳見實驗四表二)的二進制四位計數器模仿74LS194功能。(注:在實驗箱上可只實現左移或右移功能，在pro

7、teus軟件上可實現對五個功能的綜合實現)用JK觸發器和門電路設計一個特殊的12進制同步計數器，其十進制的狀態轉換圖為: 01-02-03-04-05-06-07-08-09-10-11-122、設計過程 串聯四個JK觸發器的Q輸出和CLK時鐘輸入，J、K端接1， 清零端接1，時鐘信號接在第一個觸發器的CLK輸入端。將Q0、Q1、Q2、Q3與示波器探頭相連觀察輸出。 將時鐘信號并聯在四個觸發器的CLK輸入端， 清零端接1，J0、K0接1，J1、K1 與Q0相連， Q1 and Q0通過與門和J2、K2相連， Q2 and Q1 and Q0通過與門和J3、K3相連。將Q0、Q1、Q2、Q3與示

8、波器探頭相連觀察輸出波形。 受到實驗箱期間數目和種類的限制，實驗中將分開實現左移和右移的寄存器電路。首先將四個JK觸發器借助反相器改造為D觸發器，如下所示：其中左移電路為：D0 = DIR; D1 = Q0; D2 = Q1; D3 = Q2;右移電路為：D0 = Q1; D1 = Q2; D2 = Q3; D3 = DIL; 使用清零端得到的電路滿足CLR0 = 1；CLR1 = CLR2 = CLR3 = not(Q3 and Q2 and Q0)使用觸發器時序邏輯得到的電路滿足J0 = K0 = 1J1 = K1 = Q0J2 = K2 = (Q1 and Q0) or (Q3 and

9、Q2) J3 = K3 = (Q2 and Q1 and Q0) or (Q3 and Q2)測試過程實驗接線圖和實驗波形圖：(有效的波形從上到下依次為時鐘信號、Q3、Q2、Q1、Q0)可以看出串聯的4個觸發器實現了異步計數的功能，計數到15后躍變回0 實驗接線圖和實驗波形圖： (有效的波形從上到下依次為時鐘信號、Q3、Q2、Q1、Q0)可以看出時鐘信號并聯的4個觸發器實現了同步計數的功能，計數到15后躍變回0 實驗接線圖和實驗波形圖：分為左移和右移兩次記錄實驗結果右移 | 實驗接線圖：右移 | 使用LED燈和手動脈沖進行靜態測試：我們預置Q0 = 0，Q1=Q2=Q3=1，逐次施加單次脈沖，

10、將Q0、Q1、Q2、Q3從左到右接在LED燈上，得到的LED燈變化如下圖所示： 容易看出，左移狀態下，信號實現了0111->1011->1101->1110的轉變，實行了正常的右移寄存器功能。右移 | 使用脈沖信號實現動態測試：使用74LS197生成周期分別為T、4T的兩個時鐘脈沖，以T周期的信號為右移的時鐘脈沖，4T周期的信號為右移信號輸入DIR。圖中四個波形依次為Q0、Q1、Q2、Q3.。可以看見，4個信號都為4T周期的時鐘信號，計數器實現了正常的右移功能，相鄰兩個信號的時差為T，說明T周期的時鐘信號每次到達下降沿就讓寄存器整體右移。左移 | 實驗接線圖：左移 | 使用L

11、ED燈和手動脈沖進行靜態測試：我們預置Q3 = 0，Q0=Q1=Q2=1并施加單次脈沖，得到的LED燈變化如下圖所示：左移狀態下，信號實現了1110->1101->1011->0111的轉變，實行了正常的左移寄存器功能。右移 | 使用脈沖信號實現動態測試：同樣用T、4T的兩個時鐘脈沖作為時鐘脈沖和左移信號輸入DIL。圖中四個波形依次為Q0、Q1、Q2、Q3.。可以看見，4個信號都為4T周期的時鐘信號，計數器實現了正常的左移功能： 本實驗考慮到使用JK觸發器的清零需要Q跳變到13時才能激活，可能存在一定不穩定性，正式實驗時我采用了預習中的第二種設計方法，來保證波形的穩定性。預習

12、時我們沒有使用標準的卡諾圖方法來驗證，我們這里畫出卡諾圖檢驗其正確性我們使用如上的Python代碼生成卡諾圖，得到的卡諾圖如下，其橫坐標從左到右依次為:*、*Q0、Q1*Q0、Q1*；其縱坐標從上到下依次為:*、* Q2、Q3*Q2、Q3*； J0 = 1；K0 = 1;J1 = Q0; K0 = Q0;J2 = Q1*Q0; K0 = Q3*Q2;J3 = Q0 * Q1 * Q2; K3 = Q2;可以看出，我們設計電路使用的J0 = K0 = 1，J1 = K1 = Q0，J2 = K2 = (Q1 and Q0) or (Q3 and Q2)， J3 = K3 = (Q2 and Q1 and Q0) or (Q3 and Q2)可以覆蓋卡諾圖中所有的1，繞過所有的0，證明了其正確性。這也提醒我們，設計JK觸發器輸入端的組合邏輯方法不止一種，可以根據現有器件和操作難度進行靈活調整。比如本實驗不完全按照卡諾圖化簡，反而使用了更少的門電路。實驗接線圖：實驗波形圖： 容易看出波形從01計數到12后又跳轉回01，不斷重復該周期。五、 總結